[发明专利]具有介电层的集成电路器件和制造其的方法和装置在审
| 申请号： | 201910121511.1 | 申请日： | 2019-02-19 |
| 公开（公告）号： | CN110504241A | 公开（公告）日： | 2019-11-26 |
| 发明（设计）人： | 朴瑛琳;文瑄敏;郑昌和;朴影根;徐钟汎;曹圭镐 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64;H01L21/67 |
| 代理公司： | 11105 北京市柳沈律师事务所 | 代理人： | 邵亚丽<国际申请>=<国际公布>=<进入 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 集成电路(IC)器件包括电极、面向电极的介电层、以及介于电极和介电层之间并包括第一金属的多个界面层。多个界面层包括第一界面层和第二界面层。第一界面层的氧含量不同于第二界面层的氧含量。 | ||
| 搜索关键词： | 界面层 电极 介电层 集成电路 金属 | ||
【主权项】：
1.一种集成电路器件，包括：/n电极；/n介电层，面向所述电极；和/n多个界面层，介于所述电极和所述介电层之间并包括第一金属，/n其中，所述多个界面层包括第一界面层和第二界面层，并且所述第一界面层的氧含量不同于所述第二界面层的氧含量。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910121511.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 电阻元件及其制造方法-201910584376.4
- 齐藤俊;山路将晴;佐佐木修;澄田仁志 - 富士电机株式会社
- 2019-07-01 - 2020-02-14 - H01L23/64
- 本发明提供一种电阻元件及其制造方法。该电阻元件能够防止电极与电阻层之间的短路。电阻元件包括：半导体基板(1)；第1绝缘膜(2)，其设于半导体基板上；电阻层(3a)，其选择性地设于第1绝缘膜上；第1辅助膜(3b)，其自电阻层分开；第2辅助膜(3c)，其在与第1辅助膜不同的方向上自电阻层分开；第2绝缘膜(4)，其以覆盖电阻层和所述第1辅助膜及所述第2辅助膜的方式设于第1绝缘膜上；第1电极(5a)，其与电阻层连接，配置于第2绝缘膜的位于第1辅助膜的上方的部分上；以及第2电极(5b)，其与第1电极分开地与电阻层连接，配置于第2绝缘膜的位于第2辅助膜的上方的部分上。
- 电容器结构-201910327285.2
- 陈泰邑;杨忠杰;彭永州 - 台湾积体电路制造股份有限公司
- 2019-04-23 - 2020-02-11 - H01L23/64
- 此处公开低电容的电容器结构。在一例中，公开的电容器结构包括第一电极与第二电极。第一电极包括第一金属指。第二电极包括第二金属指与第三金属指，且第二金属指与第三金属指彼此平行并平行于第一金属指。第一金属指形成于第二金属指与第三金属指之间。电容器结构亦包含第四金属指形成于第一金属指与第二金属指之间并作为虚置金属指，以及第五金属指形成于第一金属指与第三金属指之间并作为另一虚置金属指。第四金属指与第五金属指平行于第一金属指。
- 金属-绝缘体-金属电容器结构-201910481900.5
- 黄致凡;高弘昭;萧远洋;萧琮介;沈香谷;陈蕙祺;陈殿豪;陈燕铭 - 台湾积体电路制造股份有限公司
- 2019-06-04 - 2020-02-11 - H01L23/64
- 一种金属‑绝缘体‑金属电容器结构包含半导体基板和位于半导体基板上方的底部导电层，底部导电层相对于半导体基板的顶表面具有倾斜侧壁。金属‑绝缘体‑金属电容器结构还包括位于底部导电层上方的顶部导电层，顶部导电层相对于半导体基板的顶表面具有垂直侧壁。金属‑绝缘体‑金属电容器结构还包括介于底部导电层和顶部导电层之间的绝缘层，绝缘层覆盖底部导电层的倾斜侧壁。
- 电容器及其制作方法-201980001973.8
- 陆斌;沈健 - 深圳市汇顶科技股份有限公司
- 2019-09-17 - 2020-02-11 - H01L23/64
- 本申请实施例提供一种电容器及其制作方法，电容器包括：非半导体衬底；第一半导体层，设置于非半导体衬底的上方，第一半导体层形成有至少一个第一沟槽阵列；至少一个第一叠层结构，设置于第一半导体层上方且填满至少一个第一沟槽阵列，第一叠层结构包括N层导电层和M层电介质层，N层导电层和M层电介质层形成导电层与电介质层彼此相邻的结构，N、M为正整数；至少一个第一外接电极电连接至N层导电层中的所有奇数层导电层；至少一个第二外接电极电连接至N层导电层中的所有偶数层导电层。
- 一种电容结构及制作方法-201910916890.3
- 陈智广;李立中;黄光伟;吴靖;马跃辉;庄永淳;林伟铭 - 福建省福联集成电路有限公司
- 2019-09-26 - 2020-02-07 - H01L23/64
- 本发明公开一种不同深度的垂直电容结构及制作方法，其中方法包括如下：在半导体衬底上制作孔；涂布第一光阻层，对孔内壁的一侧曝光显影并制作第一金属层；涂布第二光阻层，对孔内壁的另一侧曝光显影并制作第二金属层，第二金属层和第一金属层之间具有间隙；沉积第二氮化物层，第二氮化物层覆盖第一金属层和第二金属层，在孔内的第二氮化物层填满第一金属层和第二金属层间的间隙并作为介质层；在孔内的电容结构可以大大提高电容面积，提高了外延结构的面积利用率；占用的平面空间更小，有利于缩小器件尺寸；不改变原有的制程工艺上，制作出孔内的电容结构，节省工艺成本。
- 一种不同深度的电容结构及制作方法-201910930688.6
- 吴淑芳;陈智广;李立中;黄光伟;马跃辉;吴靖;庄永淳;林伟铭 - 福建省福联集成电路有限公司
- 2019-09-29 - 2020-02-07 - H01L23/64
- 本发明公开一种不同深度的电容结构及制作方法，其中方法包括如下：在半导体衬底上制作不同深度的两个以上的孔；涂布第一光阻层，对孔内壁的一侧曝光显影并制作第一金属层；涂布第二光阻层，对孔内壁的另一侧曝光显影并制作第二金属层，第二金属层和第一金属层之间具有间隙；沉积第二氮化物层，第二氮化物层覆盖第一金属层和第二金属层，在孔内的第二氮化物层填满第一金属层和第二金属层间的间隙并作为介质层；在孔内的电容结构可以大大提高电容面积，提高了外延结构的面积利用率；占用的平面空间更小，有利于缩小器件尺寸；不改变原有的制程工艺上，制作出孔内的电容结构，节省工艺成本。
- 一种无基板电感元件及其制备方法-201911211214.2
- 管春风;李军;向燕 - 旺诠科技(昆山)有限公司
- 2019-12-02 - 2020-02-07 - H01L23/64
- 本发明涉及一种无基板电感元件的制备方法，包括基层预备阶段、电路层形成阶段、包覆层形成阶段、增厚层形成阶段、切割覆盖阶段和移除成型阶段。同时本发明还公开了一种无基板电感元件，包括磁性材料层、增厚层、主线路层、绝缘包覆层、隔离层和端电极，所述磁性材料层一侧与所述增厚层连接，所述增厚层两端各设有一个绝缘包覆层，所述绝缘包覆层内设有主线路层，所述主线路层两端分别与一个端电极连接，所述磁性材料层和所述增厚层外包覆有隔离层。使用该方法制备的电感元件不具备基板，还能通过增设增厚层有效的替升电感元件的特性，缩小了产品的组件尺寸，便于电感元件的微型化。
- 一种阻容一体芯片器件-201920994732.5
- 曹志学;彭小丽;常乐;唐涛;朱兰芳 - 成都宏科电子科技有限公司
- 2019-06-28 - 2020-02-07 - H01L23/64
- 本实用新型涉及电子元器件技术领域，公开了一种阻容一体芯片器件，包括陶瓷介质体、设置于陶瓷介质体下表面的第一电极、以及设置于陶瓷介质体上表面的阻容层，所述阻容层包括第二电极、薄膜电阻和第三电极，所述第二电极与所述薄膜电阻的第一端连接，所述薄膜电阻的第二端与所述第三电极连接，所述第二电极与第三电极之间设置有通道，所述通道将第二电极与第三电极隔离。本实用新型将薄膜电阻器和芯片电容器集成于一只芯片上并使其串联连接，减少安装过程中的焊接次数，提高产品安装后的性能和一致性，减少安装面积，以便于实现微电子器件的小型化、集成化。
- 电容器结构及其制造方法-201610809126.2
- 朴哲秀;陈明堂;王春杰 - 华邦电子股份有限公司
- 2016-09-08 - 2020-01-31 - H01L23/64
- 本发明提供一种电容器结构及其制造方法。此电容器结构配置于介电衬底上，其包括接触窗插塞、杯状的第一电极、电容介电层以及第二电极。接触窗插塞具有第一部分与第二部分。第一部分配置于介电衬底中而与介电衬底中的主动元件连接且突出介电衬底。第二部分位于第一部分上，且第二部分的宽度大于第一部分的宽度。第一电极配置于第二部分上。电容介电层配置于第一电极、暴露于介电衬底外的接触窗插塞以及介电衬底的表面上。第二电极配置于电容介电层上。本发明提供的电容器结构及其制造方法，具有较高的可靠度。
- 提取SOI衬底寄生电容的方法-201810313028.9
- 曹云 - 上海华虹宏力半导体制造有限公司
- 2018-04-09 - 2020-01-24 - H01L23/64
- 本发明提供了一种提取SOI衬底寄生电容的方法，提供前端结构，包括衬底及间隔位于所述衬底上方的功能层；将所述功能层进行投影到所述衬底上；获取所述功能层投影到所述衬底的区域；以及根据所述区域计算电容。目前所使用工具对寄生电容参数的提取与实测值存在较大差异，进而会影响后续电路设计时的精确性，本发明所提供的方法，通过将功能层投影到衬底上，计算投影到衬底上的区域的电容值，该方法消除了现有寄生电容提取工具存在的缺陷，提取的寄生电容参数与实测值近似相等，使得电路设计，寄生参数的提取，仿真整个设计流程更流畅。
- 半导体器件以及用于制造其的方法-201910338648.2
- 金范庸 - 爱思开海力士有限公司
- 2019-04-25 - 2020-01-21 - H01L23/64
- 本申请公开了一种半导体器件以及用于制造其的方法。一种半导体层层叠体包括：第一导电层；包括高k材料的电介质层，其形成在第一导电层上；第二导电层，其形成在电介质层上；以及界面控制层，其被形成在电介质层与第二导电层之间，并且包括泄漏阻止材料、掺杂剂材料、高带隙材料和高功函数材料。
- 高K金属栅极制程的金属-绝缘体-多晶硅电容器及制造方法-201910500829.0
- 蔡新树;陈学深;陈元文;岑柏湛 - 新加坡商格罗方德半导体私人有限公司
- 2019-06-11 - 2020-01-21 - H01L23/64
- 本申请涉及高K金属栅极制程的金属‑绝缘体‑多晶硅电容器及制造方法，提供一种在高k金属栅极(HKMG)制程中形成的具有金属‑绝缘体‑多晶硅(MIP)电容器的集成电路的形成方法以及该生成的装置。实施例包含装置，该装置包含金属栅极、环绕该金属栅极的侧壁而形成的高k介电层、以及邻近该高k介电层的至少一部分的虚设多晶硅栅极。该装置也包含电容器，该电容器包含作为绝缘体的该高k层，其中，该绝缘体是在作为一个电极的虚设物与作为另一个电极的该金属栅极之间。
- 一种带吸附结构的IGBT驱动模块-201920618066.5
- 林湖 - 江苏康迪新能源科技有限公司
- 2019-04-30 - 2020-01-21 - H01L23/64
- 本实用新型涉及一种带吸附结构的IGBT驱动模块，包括IGBT模块、吸附模块、吸附模块接线器和驱动模块；在IGBT外壳的顶部上设置有N个接线端子，接线端子连接到IGBT功能芯片上；吸附模块包括环形外框，吸附模块根据接线端子的数量分成N个电容区，每个电容区内层叠布置有若干薄膜电容，每层薄膜电容之间首尾连接，最内一侧的薄膜电容上连接有接线板，接线板上的接线孔套接到接线端子上，最外一侧的薄膜电容通过镶嵌于环形外框内的导电片连接到吸附模块接线器上；环形外框的顶部覆盖有屏蔽板，屏蔽板的外边缘与环形外框接触，在屏蔽板的内凹层的中部镶嵌有金属屏蔽片；在屏蔽板的内凹层内镶嵌有驱动模块，驱动模块的接线端子插入到引线接入插口内。
- 半导体结构-201810841826.9
- 冯立伟;刘恩铨;童宇诚;许维纶;洪裕祥;魏铭德;戎乐天 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2018-07-27 - 2020-01-17 - H01L23/64
- 本发明公开一种半导体结构，包含一基底，该基底上包含有多个电容下电极结构，其中该些电容下电极结构分别沿着一第一方向以及一第二方向排列成菱形阵列，且该第一方向与该第二方向不互相垂直，以及一支撑结构层，至少接触部分该电容下电极结构，其中该支撑结构层包含有多个三角形开口，其中各该三角形开口的三的角都分别与三个相邻的该电容下电极结构重叠。
- 半导体电阻器和CMOS器件-201920420354.X
- 肖华;鞠韶复;薛磊;钟灿;王剑屏 - 长江存储科技有限责任公司
- 2019-03-29 - 2020-01-17 - H01L23/64
- 本实用新型涉及一种半导体电阻器和CMOS器件。该半导体电阻器包括衬底、多晶硅电阻层和金属硅化物层。多晶硅电阻层位于所述衬底上，所述多晶硅电阻层具有电阻负温度系数。金属硅化物层位于多晶硅电阻层的第一端和第二端中，所述金属硅化物层具有电阻正温度系数。其中所述金属硅化物层的有效电阻长度和所述多晶硅电阻层的有效电阻长度之比n1，和所述电阻正温度系数与所述电阻负温度系数的绝对值之比n2是成反比的。本实用新型的半导体电阻器具备良好的温度稳定性。
- 半导体结构和方法-201711083383.3
- 黄伟立;陈季丞;黄宏麟;周建志;古进誉;陈承先 - 台湾积体电路制造股份有限公司
- 2017-11-07 - 2020-01-14 - H01L23/64
- 本发明实施例提供了一种制造半导体器件的方法和半导体器件，其中，在半导体衬底上方形成具有钴‑锆‑钽的多个层，图案化多个层，并且在CZT材料上方沉积多个介电层和导电材料。另一CZT材料层包封导电材料。本发明实施例涉及半导体结构和方法。
- 驱动基板的制备方法-201810457586.2
- 刘欢 - 昆山国显光电有限公司
- 2018-05-14 - 2020-01-10 - H01L23/64
- 本申请涉及一种本申请提供的驱动基板的制备方法，包括S10，基于异形显示驱动区的所有第一储存电容的负载和正常显示驱动区的所有第二储存电容的负载的差值，得到第一介质层的第一厚度值；S20，提供基底，并在基底表面沉积第一金属层；S30，通过膜厚控制模型，控制成膜工艺参数，在第一金属层表面沉积第一介质层和第二介质层，以使第一介质层的厚度达到第一厚度值，以使第二介质层的厚度达到第二厚度值，第一厚度值小于第二厚度值。通过灵活控制第一介质层和第二介质层的厚度，因而使得所述显示屏异形显示区的显示亮度与所述显示屏正常显示区的显示的亮度趋相同。
- 金属-绝缘体-金属电容器-201910573332.1
- 施启元;张凯峯;黄士芬;戴文川;邓伊筌;蔡易恒;林佑儒;陈彦文;林柏燊;黄富骏;郑创仁;吴华书;胡凡;林璟晖;廖彦杰 - 台湾积体电路制造股份有限公司
- 2019-06-28 - 2020-01-07 - H01L23/64
- 本公开涉及一种金属‑绝缘体‑金属电容器，其具有上覆在衬底上的顶部电极。钝化层上覆在顶部电极上。钝化层具有台阶区，所述台阶区从顶部电极的顶表面连续地延伸到顶部电极的侧壁并连续地接触顶部电极的顶表面及侧壁。金属框架上覆在钝化层上。金属框架从钝化层的顶表面连续地延伸到台阶区中钝化层的上侧壁并连续地接触钝化层的顶表面及所述上侧壁。金属框架具有突起部，所述突起部延伸穿过钝化层并接触顶部电极的顶表面。
- 电容器组结构、半导体封装结构及其制造方法-201910543682.3
- 孔政渊;陈建桦;李德章;林弘毅;李宝男;王信翔;许民赐;陈柏豪 - 日月光半导体制造股份有限公司
- 2019-06-21 - 2019-12-31 - H01L23/64
- 一种电容器组结构包含多个电容器、保护材料、第一电介质层和多个第一支柱。所述电容器并排地安置。所述电容器中的每一个具有第一表面和与所述第一表面相对的第二表面，且包含多个第一电极和多个第二电极。所述第一电极安置为邻近于所述第一表面以用于外部连接，且所述第二电极安置为邻近于所述第二表面以用于外部连接。所述保护材料覆盖所述电容器、所述第一电极的侧壁和所述第二电极的侧壁，且具有对应于所述电容器的所述第一表面的第一表面和对应于所述电容器的所述第二表面的第二表面。所述第一电介质层安置于所述保护材料的所述第一表面上，且界定多个开口以暴露所述第一电极。所述第一支柱安置于所述第一电介质层的所述开口中且从所述第一电介质层突出。
- MIM电容的制造方法及一MIM电容-201910862712.7
- 毛永吉 - 上海华力集成电路制造有限公司
- 2019-09-12 - 2019-12-31 - H01L23/64
- 本发明涉及MIM电容的制造方法及一MIM电容，涉及半导体集成电路制造技术，在形成金属栅极结构的过程中形成MIM电容的下极板，并在半导体集成电路的制造必须工艺过程中形成MIM电容的上极板以及位于下极板和上极板之的电容介电层，以将MIM电容的制造工艺集成在半导体集成电路制造的固有的工艺中，从而在半导体集成电路制造过程中同时完成MIM电容的制造，不增加半导体集成电路制造工艺步骤，成本低，且形成的MIM电容具有高电容密度、低漏电及小电压线性的特性。
- 多晶硅电阻的制作方法-201610883973.3
- 马万里 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2016-10-10 - 2019-12-31 - H01L23/64
- 本发明提供一种多晶硅电阻的制作方法，包括：在半导体基底上形成多晶硅层；对所述多晶硅层进行轻掺杂工艺；对所述多晶硅层进行刻蚀，形成间隔区，所述间隔区用于分隔所述多晶硅层的第一区域和第二区域，所述间隔区环绕所述第一区域；对所述第二区域进行重掺杂工艺。根据本发明，能够尽量保证多晶硅电阻的阻值的精确性。
- AMOLED补偿电路的电容结构-201821688737.7
- 不公告发明人 - 福建华佳彩有限公司
- 2018-10-18 - 2019-12-31 - H01L23/64
- 本实用新型涉及AMOLED技术领域，特别涉及一种AMOLED补偿电路的电容结构；所述电容结构包括从下往上依次设置的玻璃层、第一金属层、第一绝缘层、半导体层和第二金属层；所述电容结构的电容间距等于第一绝缘层的厚度。在不增加制程的前提下，利用氧化物半导体层(例如：IGZO)作为蚀刻阻挡层，去除现有补偿电路电容绝缘层中的第二绝缘层膜层，在电容区域形成半导体层与第二金属层直接搭接的图案作为上电极，减小电容的绝缘层厚度，进而实现单位面积电容量的提升，有利于实现更宽的制程条件和更高分辨率AMOLED显示技术。
- 改善MIM电容器电弧放电缺陷的方法-201611073794.X
- 汤锐 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-11-29 - 2019-12-27 - H01L23/64
- 本发明提供一种改善MIM电容器电弧放电缺陷的方法，包括：提供半导体衬底，在所述半导体衬底表面形成一层间介质层；在所述层间介质层中形成暴露出所述半导体衬底的沟槽；在所述沟槽的底壁和侧壁形成导电层；在所述导电层及所述层间介质层上形成下电极；在所述沟槽中的所述下电极之间形成填充结构；以及在所述下电极及所述填充结构上自下至上依次形成极间介质层及上电极，所述下电极、所述极间介质层及所述上电极形成MIM电容器。本发明中，在形成上电极时，平坦的表面能够避免MIM电容器中形成尖端放电，防止极间介质层中形成电弧放电缺陷，从而改善器件的性能，提高良率。
- 电感的形成方法及电感-201610884648.9
- 黎坡 - 上海华虹宏力半导体制造有限公司
- 2016-10-10 - 2019-12-24 - H01L23/64
- 本发明提供了一种电感的形成方法及电感，电感的形成方法包括：提供衬底，所述衬底中具有第一金属层；在所述衬底中形成第一沟槽和第二沟槽，所述第二沟槽与所述第一金属层连通；在在所述第一沟槽和所述第二沟槽内填充导电材料；在所述衬底上形成第二金属层，刻蚀所述第二金属层形成电感线圈。在本发明提供的电感的形成方法及电感中，通过在衬底中形成的第一沟槽和第二沟槽，当在第一沟槽上形成第二金属层时，第二金属层会在第一沟槽处的上表面形成凹陷，从而通过第二沟槽增加了电感线圈的表面积，因此，本发明通过增加线圈表面积提高了电感的性能。
- DRAM电容器的下部电极及其制造方法-201611191916.5
- 石坂忠大;小泉正树;佐野正树;洪锡亨 - 东京毅力科创株式会社
- 2016-12-21 - 2019-12-24 - H01L23/64
- 本发明的课题在于提供一种能够同时达到对于氟酸的耐性高并且对于由氧系气体导致的压力变化小的DRAM电容器的下部电极。其解决方法为，一种在DRAM电容器中设置在电介体膜的下层并且由TiN系材料构成的下部电极204，上述下部电极由具有设置在两个外侧的氧浓度相对低的两层的第一TiON膜241、在它们的内侧各自形成的氧浓度相对高的第二TiON膜242和设置在第二TiON膜242的内侧的成为中心层的TiN膜243的5层的叠层结构而成。
- 一种MIP平板电容结构及其形成方法-201710801609.2
- 张强;陈广龙;黄冠群 - 上海华力微电子有限公司
- 2017-09-07 - 2019-12-24 - H01L23/64
- 本发明提出一种MIP平板电容结构及其形成方法，其中MIP平板电容结构包括：硅衬底、浅沟槽隔离区、下极板、绝缘层及上极板，其中，所述下极板为多晶硅，所述上极板为通过刻蚀形成沟槽并填充第一层互联金属向下凸起形成。本发明提出的MIP平板电容结构及其形成方法，平板电容结构中以多晶硅作为它的下极板，以金属连线层作为它的上极板，特殊地，上极板区域由刻蚀定义，上、下极板间距可调节；因此，比较常规MIP电容结构，利用刻蚀定义下极板区域，并做到可调节上、下极板间距，不增加光罩的前提下提升性能，降低工艺难度；比较常规PIP电容结构，本发明省略了多晶硅的沉积等步骤，达到节省成本的目的。
- 一种内置电容的IC芯片及封装方法-201910910344.9
- 肖传兴 - 江苏盐芯微电子有限公司
- 2019-09-25 - 2019-12-20 - H01L23/64
- 本发明提供了一种内置电容的IC芯片及封装方法，该IC芯片包括框架载体及固定在框架载体上的芯片裸片和电容，电容两端导电极镀金或镀银，电容通过键合丝连接在芯片裸片的外接点与框架载体的外接管脚上，框架载体及固定在框架载体上的芯片裸片及电容均被封装在封装材料中；其封装方法为在框架载体的键合位置分别涂布导电的粘合剂1和绝缘的粘合剂2，将芯片裸片放置在粘合剂1上，将电容放置在粘合剂2上，固化后通过键合丝将电容接在芯片裸片的外接点与框架载体的外界引脚上，最后进行封装。本发明将电容集成到芯片内，减少了芯片的外接引脚，提高了芯片的集成度，提升了芯片的抗噪声能力，降低了终端的生产成本。
- MIM电容器及其制作方法-201711353998.3
- 不公告发明人 - 台州市棱智塑业有限公司
- 2017-12-15 - 2019-12-20 - H01L23/64
- 本发明涉及一种MIM电容器及其制作方法。所述MIM电容器包括绝缘介质、形成于所述绝缘介质表面的第一沟槽、形成于所述绝缘介质的第一沟槽所在一侧的表面的电容下电极、形成于所述电容下电极远离所述绝缘介质的表面的电容介质、形成于所述第一沟槽中的电容介质表面的第一电容上电极、形成于所述第一沟槽两侧的电容介质上的第二电容上电极、形成于所述第一电容上电极顶部及所述第二电容上电极表面的钝化层、贯穿所述钝化层且对应所述第一沟槽的第一接触孔、贯穿所述钝化层且对应所述第二电容上电极的第二接触孔、形成于所述钝化层上方且通过所述第一及第二接触孔分别连接所述第一电容上电极及第二电容上电极的上电极引线结构。
- 三维电容及其制造方法-201610888908.X
- 胡志玮;叶腾豪 - 旺宏电子股份有限公司
- 2016-10-12 - 2019-12-20 - H01L23/64
- 集成电路包含3D存储器区块与3D电容区块。3D电容包括多个绝缘条与多个导电条相交错的多个堆叠，一第一终端连接至这些堆叠中一个或多个堆叠中的连续阶层中的导电条，以这些导电条作为3D电容的第一极板。第二终端绝缘于第一终端所连接的导电条，或连接至另一或其它堆叠中的连续阶层中的导电条，或连接至多个柱体。并未有插入的导电条设置在连续阶层中的导电条之间。
- 一种半导体片上集成的8字形电感结构及半导体结构-201710828109.8
- 黄志敏 - 建荣半导体(深圳)有限公司;建荣集成电路科技(珠海)有限公司;珠海煌荣集成电路科技有限公司
- 2017-09-14 - 2019-12-17 - H01L23/64
- 本发明用于微电子学领域，提供了一种半导体片上集成的8字形电感结构及半导体结构，电感结构包括位于第一金属层的跳线金属带、位于第二金属层的第一螺旋线圈以及位于第二金属层的第二螺旋线圈，所述第一螺旋线圈和所述第二螺旋线圈的绕制的方向相同；所述第一螺旋线圈和所述第二螺旋线圈绕制的线圈数均至少为两圈，所述第一螺旋线圈的起点连接所述跳线金属带的第一端，所述第二螺旋线圈的起点连接所述跳线金属带的第二端，所述第一螺旋线圈的终点连接所述第二螺旋线圈的终点；所述第一螺旋线圈或所述第二螺旋线圈的最外侧的线圈上设置有开口，位于所述开口两端的线圈分别作为所述8字形电感结构的输入端和输出端。
- 专利分类
