[发明专利]一种浮栅存储器及其制备方法在审

申请号：	201710307191.X	申请日：	2017-05-04
公开（公告）号：	CN108807412A	公开（公告）日：	2018-11-13
发明（设计）人：	许毅胜;熊涛;刘钊;舒清明	申请（专利权）人：	上海格易电子有限公司;北京兆易创新科技股份有限公司
主分类号：	H01L27/11556	分类号：	H01L27/11556
代理公司：	北京品源专利代理有限公司 11332	代理人：	孟金喆;胡彬
地址：	201203 上海市浦东新区张***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明实施例提供了一种浮栅存储器及其制备方法，该浮栅存储器包括：衬底；形成在所述衬底上的多个凹槽；形成所述凹槽内的隔离绝缘层，所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；形成在所述衬底凸起上方的隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；形成在所述隧穿氧化层上方的浮栅，所述浮栅覆盖所述隧穿氧化层；形成在所述浮栅上方的层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；覆盖在所述层间绝缘层上方的控制栅。本发明实施例提供的一种浮栅存储器及其制备方法，将浮栅存储器的沟道图形制作成三维凸起结构，减小了浮栅存储器的尺寸的同时，没有减小沟道长度，巧妙地避免了短沟道效应。
搜索关键词：	浮栅存储器隧穿氧化层衬底层间绝缘层隔离绝缘层浮栅制备上表面减小凸起短沟道效应沟道图形凸起结构控制栅延伸覆盖沟道三维制作
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种浮栅存储器，其特征在于，包括：衬底；形成在所述衬底上的多个凹槽；形成所述凹槽内的隔离绝缘层，所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；形成在所述衬底凸起上方的隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；形成在所述隧穿氧化层上方的浮栅，所述浮栅覆盖所述隧穿氧化层；形成在所述浮栅上方的层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；覆盖在所述层间绝缘层上方的控制栅。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海格易电子有限公司;北京兆易创新科技股份有限公司，未经上海格易电子有限公司;北京兆易创新科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201710307191.X/，转载请声明来源钻瓜专利网。

上一篇：三维半导体存储器装置
下一篇：使用垂直型鳍式场效晶体管的超高密度随机存储器架构

同类专利

半导体存储器装置-201910227598.0
发明人：尹敬和;郭判硕;金灿镐;李中和 -专利权人：三星电子株式会社
申请日： 2019-03-25 - 公布日： 2019-11-01 - 主分类号： H01L27/11556
摘要：提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，具有单元阵列区域和接触区域；堆叠结构，包括位于基底的单元阵列区域和接触区域上的多个栅电极；多个单元垂直沟道结构，穿过堆叠结构在单元阵列区域上延伸；以及接触结构，在基底的顶表面上设置在堆叠结构旁边，并且沿着从单元阵列区域朝向接触区域延伸的线设置。接触结构的位于单元阵列区域上的高度与接触结构的位于接触区域上的高度不同。

半导体存储器件-201910283785.0
发明人：郑煐陈;曹诚汉 -专利权人：三星电子株式会社
申请日： 2019-04-10 - 公布日： 2019-10-29 - 主分类号： H01L27/11556
摘要：提供了一种半导体存储器件，其包括：基板，包括单元阵列区域和焊盘区域；堆叠结构，设置在基板的单元阵列区域和焊盘区域上，并包括栅电极；器件隔离层，与堆叠结构垂直地交叠并设置在基板的焊盘区域中；虚设垂直沟道部分，在基板的焊盘区域上穿进堆叠结构并设置在器件隔离层中；以及虚设半导体柱，设置在虚设垂直沟道部分和基板的与器件隔离层的一个侧壁接触的一部分之间。

竖直型存储器件-201910322332.4
发明人：郑光泳;金东垣 -专利权人：三星电子株式会社
申请日： 2019-04-19 - 公布日： 2019-10-29 - 主分类号： H01L27/11556
摘要：一种竖直型存储器件包括：衬底，包括第一区域以及与所述第一区域相邻的第二区域；在所述第一区域和所述第二区域上延伸的第一导电层；在所述第一区域和所述第二区域上延伸的第二导电层，所述第二导电层堆叠在所述第一导电层上。所述衬底的上表面在所述第一区域与所述第二区域之间的边界处具有台阶部分，并且所述第一区域中的所述衬底的上表面低于所述第二区域中的所述衬底的上表面。

垂直存储器装置和制造垂直存储器装置的方法-201910192768.6
发明人：千志成;白石千 -专利权人：三星电子株式会社
申请日： 2019-03-14 - 公布日： 2019-10-22 - 主分类号： H01L27/11556
摘要：提供了一种垂直存储器装置和一种制造垂直存储器装置的方法。垂直存储器装置包括：栅极结构，包括第一栅电极且位于基底的外围电路区域上，基底包括单元区域和外围电路区域；多个第二栅电极，顺序地堆叠在基底的单元区域上，所述多个第二栅电极在相对于基底的上表面的竖直方向上彼此分隔开；沟道，在基底的单元区域上沿竖直方向延伸并且穿过所述多个第二栅电极中的至少一个第二栅电极延伸；以及第一绝缘夹层，覆盖在基底的外围电路区域上的栅极结构，第一绝缘夹层的在竖直方向上与栅极结构叠置的部分的上表面的在一个方向上的竖直剖面具有多边形的部分的形状。

半导体装置-201910202344.3
发明人：张刚 -专利权人：三星电子株式会社
申请日： 2019-03-18 - 公布日： 2019-10-22 - 主分类号： H01L27/11556
摘要：提供了一种半导体装置，所述半导体装置包括：外围电路区，位于第一基底上，并且包括至少一个电路器件；存储器单元区，位于第一基底上的第二基底上，并且包括存储器单元；以及通过布线区，包括穿过存储器单元并且位于第二基底上的导电区，以及穿过导电区和第二基底并且被构造成使存储器单元区电连接到所述至少一个电路器件的通过接触插塞。

存储器件及其制造方法及包括该存储器件的电子设备-201710530337.7
发明人：朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2017-06-30 - 公布日： 2019-09-06 - 主分类号： H01L27/11556
摘要：公开了一种存储器件及其制造方法及包括该存储器件的电子设备。根据实施例，存储器件可以包括：在衬底上形成的向上延伸的多个第一柱状有源区和多个第二柱状有源区，其中，第一、第二柱状有源区分别排列为第一、第二阵列，每一第一柱状有源区包括源/漏层和沟道层的交替堆叠，各第一柱状有源区中相应的沟道层实质上共面，且相应的源/漏层实质上共面，每一第二柱状有源区包括一体延伸的有源半导体层；分别与各沟道层实质上共面的多层第一存储栅堆叠，各层第一存储栅堆叠分别环绕相应平面上各沟道层的外周；环绕各第二柱状有源区外周的多层第二存储栅堆叠。

三维半导体元件及其制造方法-201510931542.5
发明人：李冠儒 -专利权人：旺宏电子股份有限公司
申请日： 2015-12-15 - 公布日： 2019-08-23 - 主分类号： H01L27/11556
摘要：本发明公开了一种三维半导体元件，包括多条接地选择线区段分隔开地形成于一基板上，且这些接地选择线区段是彼此电性绝缘和相互平行地延伸，接地选择线区段是沿第一方向延伸；多个叠层结构垂直形成于接地选择线区段上，且各叠层结构包括交替叠层的半导体层和绝缘层；多条串行选择线分别形成于叠层结构上，且串行选择线是沿第一方向延伸；以及多条位线设置于串行选择线上方并沿第二方向延伸，位线是相互平行并垂直于串行选择线与接地选择线区段，其中存储器层的存储单元是由相应的叠层结构、串行选择线、接地选择线区段和位线所定义。

建立用于三维电路装置的堆叠中空通道-201580010807.6
发明人： Z.卢;R.林赛;S.科夫什尼科夫 -专利权人：英特尔公司
申请日： 2015-03-27 - 公布日： 2019-08-16 - 主分类号： H01L27/11556
摘要：一种三维堆叠电路装置包括多层面电路元件，每一层面包括多级电路元件。每一层面包括贯穿层面延伸的高掺杂中空通道。在第一层面下面是用以驱动电路元件的活动的源极导体。在每一层面之间是导电停止层，其互连来自一个层面的中空通道和与其相邻的该层面的中空通道。由此，所有层面的所有中空通道电耦合到源极导体。

三维半导体存储器件-201910103213.X
发明人：郑恩宅;申重植;洪祥准 -专利权人：三星电子株式会社
申请日： 2019-02-01 - 公布日： 2019-08-13 - 主分类号： H01L27/11556
摘要：一种三维(3D)半导体存储器件包括：源极导电图案，在衬底上并平行于衬底的顶表面延伸；以及电极结构，包括在垂直于衬底的顶表面的第一方向上顺序地堆叠在源极导电图案上的擦除控制栅电极、地选择栅电极、单元栅电极和串选择栅电极。

3D存储器件及其制造方法-201910247660.2
发明人：何家兰;杨号号 -专利权人：长江存储科技有限责任公司
申请日： 2019-03-29 - 公布日： 2019-07-30 - 主分类号： H01L27/11556
摘要：本申请公开了一种3D存储器件及其制造方法。所述3D存储器件的制造方法包括：在衬底上形成第一叠层结构以及贯穿第一叠层结构的沟道孔，所述第一叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；在所述沟道孔内形成阻隔层以及沟道柱，阻隔层位于所述牺牲层和沟道柱之间；采用多个栅极导体层置换所述多个牺牲层，形成叠层结构；以及形成贯穿所述叠层结构的导体通道。本申请在形成沟道柱之前在沟道孔内形成高K介质层将栅极导体与沟道柱彼此隔开，从而减小高K介质层的沉积工艺难度，提高高K介质层薄膜的覆盖性以及均匀性，扩大沟道孔的工艺窗口，避免栅线缝隙中牺牲层去除时破坏高K介质层薄膜，从而提高3D存储器件的良率和可靠性。

半导体存储装置及其制造方法-201910319006.8
发明人：前川贵史;中木宽 -专利权人：东芝存储器株式会社
申请日： 2016-08-08 - 公布日： 2019-07-23 - 主分类号： H01L27/11556
摘要：本发明涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置包含衬底、第1绝缘膜、积层体及第1柱。所述衬底的上层部分的至少一部分为导电性。所述第1绝缘膜设置在所述衬底上的一部分。所述积层体是将导电膜及绝缘膜在第1方向上交替地积层。所述导电膜与所述绝缘膜设置在所述衬底上及所述第1绝缘膜上。所述第1柱在所述第1方向上贯通所述积层体。所述第1柱包含第1下端部及第1延伸部。所述第1下端部配置在所述第1绝缘膜内。所述第1延伸部配置在所述积层体内。

具有镜像落着区的多层三维结构及集成电路-201510669475.4
发明人：杨金成;林烙跃;江昱维 -专利权人：旺宏电子股份有限公司
申请日： 2015-10-13 - 公布日： 2019-07-19 - 主分类号： H01L27/11556
摘要：本发明公开了一种具有镜像落着区的多层三维结构及一种集成电路，集成电路包括区块以及位于区块之上的全局线。区块包括多个阶层，阶层包括存储单元的的二维阵列，二维阵列包括与耦接于对应的多个存储单元的垂直线交错的水平线，阶层包括与给定区块中的水平线电性连接的接触垫。全局线包括连接器。连接器耦接于给定的全局线，而使其耦接至区块的对应接触垫的落着区。区块包括第一区块与第二区块，配置为有关第一区块的第一组这些接触垫相邻于有关第二区块的第二组这些接触垫，第一区块及第二区块两者的接触垫的落着区是彼此为镜像表面。水平线可为位线，而垂直线可为字线。

三维半导体存储器件及其制造方法-201811493187.8
发明人：崔至薰;金东谦;金成吉;金智美;李相受;洪慧垠 -专利权人：三星电子株式会社
申请日： 2018-12-07 - 公布日： 2019-07-12 - 主分类号： H01L27/11556
摘要：一种三维半导体存储器件，包括：电极结构，其包括垂直堆叠在半导体层上的电极；垂直半导体图案，其穿透电极结构并连接到半导体层；以及垂直绝缘图案，其在电极结构与垂直半导体图案之间。垂直绝缘图案包括在电极结构的侧壁上的侧壁部分以及沿着半导体层的顶表面的一部分从侧壁部分延伸的突起。垂直半导体图案包括：垂直沟道部分，其具有第一厚度并沿着垂直绝缘图案的侧壁部分延伸；以及接触部分，其从垂直沟道部分延伸并沿着垂直绝缘图案的突起和半导体层的顶表面共形地延伸。接触部分具有大于第一厚度的第二厚度。

存储器结构-201510634732.0
发明人：陈士弘 -专利权人：旺宏电子股份有限公司
申请日： 2015-09-30 - 公布日： 2019-07-09 - 主分类号： H01L27/11556
摘要：本发明公开了一种存储器结构。此种存储器结构包括一第一芯片。第一芯片具有一阵列区及一周边区。第一芯片包括一第一叠层及多个贯穿结构。第一叠层设置在周边区中。第一叠层包括交替叠层的多个导电层及多个绝缘层。贯穿结构分别包括一开口、一介电层及一通道材料。开口穿过第一叠层。介电层设置在开口的一侧壁上。通道材料设置在开口中，并覆盖介电层。

一种3D NAND存储器件及其制造方法-201910252214.0
发明人：肖莉红;周玉婷;李思晢;汤召辉;许健 -专利权人：长江存储科技有限责任公司
申请日： 2019-03-29 - 公布日： 2019-06-25 - 主分类号： H01L27/11556
摘要：本发明提供一种3D NAND存储器件及其制造方法，衬底上形成有堆叠层，堆叠层包括核心存储区和台阶区，核心存储区中形成有存储单元串，台阶区形成有分区台阶，且沿核心存储区延伸的方向，分区台阶中的台阶长度呈渐进变化。这样，可以降低接触塞无法可靠形成于台阶上的风险，保证栅线正常引出。

竖直存储器装置-201811432799.6
发明人：金森宏治 -专利权人：三星电子株式会社
申请日： 2018-11-28 - 公布日： 2019-06-07 - 主分类号： H01L27/11556
摘要：本申请提供一种竖直存储器装置。所述竖直存储器装置包括衬底上的栅电极结构以及沟道。栅电极结构包括在基本垂直于衬底的上表面的竖直方向上彼此间隔开的栅电极。沟道在衬底上在竖直方向上延伸穿过栅电极结构。沟道包括：具有相对于衬底的上表面的倾斜侧壁的第一部分，以及接触所述第一部分的上表面并且具有相对于衬底的上表面的倾斜侧壁的第二部分。所述第二部分的上表面的宽度小于所述第一部分的上表面的宽度。掺有碳或p型杂质的杂质区形成在衬底的上部。沟道接触杂质区。

垂直半导体器件-201811324447.9
发明人：宋旼莹;姜昌锡 -专利权人：三星电子株式会社
申请日： 2018-11-08 - 公布日： 2019-05-17 - 主分类号： H01L27/11556
摘要：提供了一种垂直半导体器件，其可包括第一和第二栅极图案、第一和第二沟道孔及第一和第二半导体图案。第一栅极图案可在包括第一和第二区域的衬底上沿第一方向延伸。第一栅极图案的在第二区域上的部分可包括第一开口。第二栅极图案可在第一栅极图案上垂直堆叠且彼此隔开，每个第二栅极图案可沿第一方向延伸。第一沟道孔可延伸穿过第二和第一栅极图案并在衬底的第一区域上暴露衬底的第一部分。第一半导体图案可位于第一沟道孔的下部处。第二沟道孔可延伸穿过第二栅极图案并在衬底的第二区域上暴露衬底的第二部分，第二沟道孔在俯视图中可设置在第一开口的区域内，第一开口的面积比第二沟道孔的面积大。第二半导体图案可位于第二沟道孔的下部处。

存储器件的制造方法及存储器件-201811450868.6
发明人：汤召辉;薛家倩;周玉婷;李思晢;王浩 -专利权人：长江存储科技有限责任公司
申请日： 2018-11-30 - 公布日： 2019-04-26 - 主分类号： H01L27/11556
摘要：本申请公开了一种存储器件的制造方法及存储器件。该存储器件的制造方法包括：在衬底的器件区上形成叠层结构，所述衬底的切割区位于相邻的所述器件区之间；形成第一介质层，所述第一介质层覆盖所述叠层结构和所述切割区；对所述第一介质层进行初步平坦化处理，使所述叠层结构至少暴露部分表面；在所述第一介质层的表面和所述叠层结构的暴露表面上形成第二介质层；以及对所述第二介质层进行平坦化处理。该存储器件的制造方法在初步平坦化之后，在叠层结构的暴露表面和第一介质层的表面形成第二介质层，以及对第二介质层进行平坦化处理，可以提高存储器件表面的平整度，从而提高存储器件的良率和可靠性。

用于3D闪存应用的电介质-金属堆叠-201580005195.1
发明人：韩新海;N·拉贾戈帕兰;S·H·洪;金柏涵;M·斯利尼瓦萨恩 -专利权人：应用材料公司
申请日： 2015-01-06 - 公布日： 2019-04-26 - 主分类号： H01L27/11556
摘要：提供一种用于形成在3D存储器装置中使用的膜层的堆叠的方法。所述方法开始于在沉积反应器的处理腔室中提供基板。然后，将适合于形成电介质层的一种或更多种工艺气体供应至所述沉积反应器的处理腔室内，从而在所述基板上形成电介质层。然后，将适合于形成金属层的一种或更多种工艺气体供应至所述沉积反应器的处理腔室内，从而在所述电介质层上形成金属层。然后，将适合于形成金属氮化物粘合层的一种或更多种工艺气体供应至所述沉积反应器的处理腔室内，从而在所述金属层上形成金属氮化物粘合层。然后重复此序列以形成期望的层数。

非易失性存储器件及其制造方法-201811024862.2
发明人：严太镕;任智芸;朴柄善;林炫锡;姜有善;权赫镐;朴星津;徐枝延;河东协 -专利权人：三星电子株式会社
申请日： 2018-09-04 - 公布日： 2019-03-15 - 主分类号： H01L27/11556
摘要：提供非易失性存储器件以及制造该非易失性存储器件的方法。非易失性存储器件可以包括：堆叠结构，包括以交替的顺序堆叠在衬底上的多个导电膜和多个层间绝缘膜；以及延伸穿过该堆叠结构的垂直沟道结构。所述多个导电膜可以包括所述多个导电膜当中的最靠近衬底的选择线。选择线可以包括顺序地堆叠在衬底上的下部和上部，并且选择线的上部的一侧和选择线的下部的一侧可以具有不同的轮廓。

包括垂直结构的三维半导体器件及形成其的方法-201810825304.X
发明人：金星中;任峻成;黄盛珉 -专利权人：三星电子株式会社
申请日： 2018-07-25 - 公布日： 2019-02-26 - 主分类号： H01L27/11556
摘要：公开了一种三维半导体器件。该器件可以包括电极结构，电极结构可包括堆叠在衬底上并在第一方向上延伸的多个电极。垂直结构可穿透电极结构以提供在交叉第一方向的第二方向上彼此间隔开的多个列。所述多个列可包括与电极结构的相应相反边缘相邻安置的第一边缘列和第二边缘列，并且所述多个列可包括位于第一边缘列与第二边缘列之间的中心列。所述多个列中的相邻列之间的距离可以在从第一边缘列和第二边缘列朝向中心列的方向上减小。

半导体存储器件及其制造的方法-201810596910.9
发明人：黄盛珉;任峻成;李吉成;赵恩锡 -专利权人：三星电子株式会社
申请日： 2018-06-11 - 公布日： 2019-02-22 - 主分类号： H01L27/11556
摘要：一种半导体存储器件包括单元阵列区域和外围电路区域。单元阵列区域包括电极结构和垂直结构，该电极结构包括顺序地堆叠在体导电层上的多个电极，该垂直结构穿透电极结构以便被连接到体导电层。外围电路区域包括体导电层上的剩余衬底。剩余衬底包括掩埋绝缘层、和被提供在掩埋绝缘层上并且是基本单晶的外围有源层。

存储元件及其制造方法-201510042552.3
发明人：郑致杰;颜士贵;蔡文哲 -专利权人：旺宏电子股份有限公司
申请日： 2015-01-28 - 公布日： 2019-02-15 - 主分类号： H01L27/11556
摘要：本发明公开了一种存储元件及其制造方法。存储元件包括基底、多个半导体条状结构、第一掺杂区、多个第二掺杂区、多个第一接触窗以及多个第二接触窗。每一半导体条状结构沿着第一方向延伸。第一掺杂区包括多个第一部分与第二部分。每一第一部分位于所对应的半导体条状结构的下部。第二部分位于基底的表面，第一部分与第二部分相连接。每一第二掺杂区位于所对应的半导体条状结构的上部。每一第一接触窗电性连接第一掺杂区的第二部分。每一第二接触窗电性连接所对应的第二掺杂区。

三维半导体器件-201810865994.1
发明人：李呈焕;金知勇;尹石重;李知泫 -专利权人：三星电子株式会社
申请日： 2018-08-01 - 公布日： 2019-02-12 - 主分类号： H01L27/11556
摘要：一种三维半导体器件包括：栅电极，其包括焊盘区域，所述焊盘区域沿第一方向依次降低第一阶梯部分并且沿垂直于所述第一方向的第二方向依次降低第二阶梯部分，所述第二阶梯部分低于所述第一阶梯部分，其中，在依次降低所述第二阶梯部分的焊盘区域之中的单个焊盘区域沿所述第二方向的长度小于所述焊盘区域中的剩余焊盘区域沿所述第二方向的长度。

包括垂直存储器件的集成电路器件-201810515712.5
发明人：郑煐陈;李俊熙 -专利权人：三星电子株式会社
申请日： 2018-05-25 - 公布日： 2019-01-29 - 主分类号： H01L27/11556
摘要：提供了一种集成电路器件，其包括：在衬底上在垂直方向上彼此重叠的多个字线、在衬底的一区域上在垂直方向上延伸穿过所述多个字线的多个沟道结构、在所述多个沟道结构上的多个位线接触垫、以及多个位线，其中所述多个位线包括在所述区域的中央区中以第一节距布置并彼此平行延伸的多个第一位线、以及在所述区域的边缘区中以第二节距布置的多个第二位线，第二节距不同于第一节距。

一种3D NAND存储器件及其制造方法-201711059075.7
发明人：陈子琪;王猛 -专利权人：长江存储科技有限责任公司
申请日： 2017-11-01 - 公布日： 2019-01-29 - 主分类号： H01L27/11556
摘要：本发明提供一种3D NAND存储器件的制造方法，通过在衬底上形成牺牲层与绝缘层交替堆叠的堆叠层，该堆叠层的第一区域中形成有沟道孔以及沟道孔中的存储层，在堆叠层上形成覆盖层，其中第二区域的覆盖层中形成有不同孔径的刻蚀孔，以覆盖层为遮挡，进行堆叠层的刻蚀，以在刻蚀孔下形成接触孔，不同的接触孔停止于不同层的牺牲层。由于在刻蚀过程中，刻蚀孔孔径越大，其下的堆叠层的刻蚀速率越大，使得越大刻蚀孔下的接触孔能够具有更深的孔深，因此实现了不同深度的接触孔的刻蚀，形成对应于不同牺牲层的接触孔。对于具有较多层堆叠层的存储器件，避免了刻蚀多层台阶导致的制备工艺复杂和较高成本，降低了器件所需要的面积，提高了晶圆的良率。

垂直存储器件-201810762317.7
发明人：李炅奂;金容锡;金泰勋;金柄宅;林浚熙 -专利权人：三星电子株式会社
申请日： 2018-07-12 - 公布日： 2019-01-22 - 主分类号： H01L27/11556
摘要：提供了一种垂直存储器件及其制造方法。该垂直存储器件包括堆叠在衬底上的栅电极层、贯穿栅电极层的沟道层、以及第一外延层，第一外延层与沟道层的下部接触并包括具有比沟道层的外径小的直径的区域。

多层膜的蚀刻方法-201510484931.8
发明人：斋藤祐介;石田竜宇 -专利权人：东京毅力科创株式会社
申请日： 2015-08-07 - 公布日： 2019-01-15 - 主分类号： H01L27/11556
摘要：本发明涉及多层膜的蚀刻方法。[课题]在多层膜的蚀刻中，可以抑制掩模开口的闭塞且提高形成于多层膜的空间的垂直性。[解决手段]多层膜包含交替层叠的第1膜和第2膜且第1膜和第2膜具有相互不同的介电常数。多层膜的蚀刻方法包括以下工序：(a)在等离子体处理装置的处理容器内准备被处理体的工序，所述被处理体具有多层膜和设置于该多层膜上的掩模；以及(b)对多层膜进行蚀刻的工序，并且在该工序中使含有氢气、氢氟烃气体、含氟气体、烃气体、三氯化硼气体和氮气的处理气体在所述处理容器内激发。

三维半导体存储器装置-201810677598.6
发明人：尹壮根;黄盛珉;任峻成;具教一;赵厚成;金善煐;柳铁;尹在璇 -专利权人：三星电子株式会社
申请日： 2018-06-27 - 公布日： 2019-01-04 - 主分类号： H01L27/11556
摘要：公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。

垂直存储器件-201810641827.9
发明人：金爀;张大铉;郑丞弼;赵诚一 -专利权人：三星电子株式会社
申请日： 2018-06-21 - 公布日： 2018-12-28 - 主分类号： H01L27/11556
摘要：提供了一种垂直存储器件及制造该器件的方法。垂直存储器件可以包括：堆叠在半导体衬底的单元区域中的多个栅电极层；划分所述多个栅电极层当中最上面的栅电极层的在第一方向上延伸的多个上隔离绝缘层；多个垂直孔，所述多个垂直孔布置为使任意两个相邻的垂直孔在整个单元区域中彼此具有均匀的距离，并且包括贯穿所述多个栅电极层并设置在所述多个上隔离绝缘层之间的多个沟道孔、以及贯穿所述多个上隔离绝缘层的多个第一支撑孔；设置在所述多个沟道孔中的多个沟道结构；以及设置在所述多个第一支撑孔中的多个第一支撑结构。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]一种浮栅存储器及其制备方法在审

专利文献下载