[发明专利]一种浮栅存储器及其制备方法

说明书

本发明实施例提供了一种浮栅存储器及其制备方法，该浮栅存储器包括：衬底；形成在所述衬底上的多个凹槽；形成所述凹槽内的隔离绝缘层，所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；形成在所述衬底凸起上方的隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；形成在所述隧穿氧化层上方的浮栅，所述浮栅覆盖所述隧穿氧化层；形成在所述浮栅上方的层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；覆盖在所述层间绝缘层上方的控制栅。本发明实施例提供的一种浮栅存储器及其制备方法，将浮栅存储器的沟道图形制作成三维凸起结构，减小了浮栅存储器的尺寸的同时，没有减小沟道长度，巧妙地避免了短沟道效应。

技术领域

本发明涉及半导体制造技术领域，尤其设计一种浮栅存储器及其制备方法。

背景技术

浮栅存储器由于高集成度、低功耗、高可靠性和高性价比等优点，在非易失性存储器市场中占据了主要的份额。

但随着微电子技术的发展，浮栅存储器也面临了一系列的挑战，如更低的功耗，更快的速度，更高的集成度等。

对于传统浮栅存储器而言，浮栅存储器的沟道为二维结构，在减小浮栅存储器的尺寸的同时，会造成沟道尺寸的减小。当沟道尺寸减小到一定尺寸时，浮栅存储器面临诸多问题，例如电荷保持机制不确定，导致对浮栅存储器的读、写和擦除操作结果与实际浮栅存储器的状态不符合等等。

发明内容

有鉴于此，本发明实施例提供了一种浮栅存储器及其制备方法，将浮栅存储器的沟道图形制作成三维凸起结构，减小了浮栅存储器的尺寸的同时，没有减小沟道长度，巧妙地避免了短沟道效应。

第一方面，本发明实施例提供了一种浮栅存储器，包括：

衬底；

形成在所述衬底上的多个凹槽；

形成所述凹槽内的隔离绝缘层，所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；

形成在所述衬底凸起上方的隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；

形成在所述隧穿氧化层上方的浮栅，所述浮栅覆盖所述隧穿氧化层；

形成在所述浮栅上方的层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；

覆盖在所述层间绝缘层上方的控制栅。

可选地，所述层间绝缘层包括依次层叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；

所述第一层间绝缘层的材料为氧化硅；所述第二层间绝缘层的材料为氮化硅；所述第三层间绝缘层的材料为氧化硅。

可选地，所述衬底凸起的上表面为平面或曲面

可选地，所述衬底凸起的纵截面为正方形。

可选地，所述正方形的边长范围为大于等于15nm小于等于30nm。

可选地，所述衬底的导电类型为N型或者P型。

可选地，所述隔离绝缘层的材料为氧化硅。

第二方面，本发明实施例提供了一种浮栅存储器的制备方法，包括：

提供衬底；

在所述衬底的上方形成多个凹槽；

在所述凹槽内填充隔离绝缘层，且所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；

在所述衬底上方形成隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；

在所述隧穿氧化层上方形成浮栅，所述浮栅覆盖所述隧穿氧化层；