“赵厚成”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]具有划线区域结构的三维半导体装置-CN201611035683.X有效
发明人：郑在皓;金善煐;尹壮根;赵厚成;许星会 -专利权人：三星电子株式会社
申请日： 2016-11-18 - 公布日： 2021-12-28 - 主分类号： H01L27/108 文献下载
摘要：提供了三维(3D)半导体装置。3D半导体装置可以包括：基底，包括芯片区域和划线区域；单元阵列结构，包括三维地布置在基底的芯片区域上的存储器单元；堆叠结构，设置在基底的划线区域上，包括竖直地并交替地堆叠的第一层和第二层；多个竖直结构，沿与基底的顶表面垂直的竖直方向延伸并穿透堆叠结构。
具有划线区域结构三维半导体装置

[发明专利]垂直存储器件-CN202110294907.3在审
发明人：任钟皓;赵厚成;金泓秀 -专利权人：三星电子株式会社
申请日： 2021-03-19 - 公布日： 2021-10-12 - 主分类号： H01L23/538 文献下载
摘要：一种垂直存储器件包括：在基板上的外围电路的电路图案，该电路图案包括下导电图案；单元堆叠结构，在电路图案之上并在第一水平方向上间隔开，其中每个单元堆叠结构包括在垂直方向上间隔开的栅电极；第一绝缘夹层，覆盖单元堆叠结构以及在单元堆叠结构之间的部分；贯穿通路接触，穿过单元堆叠结构之间的第一绝缘夹层以接触下导电图案的上表面；至少一个虚设贯穿通路接触，穿过单元堆叠结构之间的第一绝缘夹层并与贯穿通路接触相邻地设置；以及在贯穿通路接触上的上布线。
垂直存储器件

[发明专利]垂直存储器件-CN202010142068.9有效
发明人：李承民;赵厚成;南祯硕;李钟旻;崔容准 -专利权人：三星电子株式会社
申请日： 2016-10-08 - 公布日： 2021-04-20 - 主分类号： H01L27/11582 文献下载
摘要：本公开提供了垂直存储器件。一种垂直存储器件包括：基板；多个沟道，在基板上并在垂直于基板的顶表面的第一方向上延伸；多条栅线，在基板上层叠在彼此之上；多条布线，在栅线上方并电连接到栅线；以及识别图案，在基板上处于与布线中的至少一条的层级相同的层级。栅线围绕沟道。栅线沿着第一方向彼此间隔开。
垂直存储器件

[发明专利]存储器件-CN201710770958.2有效
发明人：尹状根;金善煐;赵厚成 -专利权人：三星电子株式会社
申请日： 2017-08-31 - 公布日： 2020-08-11 - 主分类号： H01L27/11526 文献下载
摘要：存储器件包括：一对公共源极线，彼此间隔开地设置在衬底上，并沿第一方向延伸；多个接地选择线，设置在所述一对公共源极线之间，沿所述第一方向延伸并且设置在相同的层面上；多个字线，设置在所述一对公共源极线之间所述多个接地选择线上，沿所述第一方向延伸并且设置在相同的层面上，所述多个字线的至少一部分通过连接电极进行连接；和多个第一分离绝缘图案，设置在所述多个接地选择线的部分的各个接地选择线之间，并且沿第一方向延伸。所述多个字线的至少一部分通过连接电极进行连接。
存储器件

[发明专利]半导体装置以及相关的编程方法-CN201510263862.8有效
发明人：任峻成;尹壮根;赵厚成 -专利权人：三星电子株式会社
申请日： 2015-05-21 - 公布日： 2020-06-23 - 主分类号： G11C11/56 文献下载
摘要：提供了一种半导体装置以及相关的编程方法。所述半导体装置包括并排在基板上的外围电路区和第一存储区。此外，所述半导体装置包括在外围电路区和第一存储区上的第二存储区。
半导体装置以及相关编程方法

[发明专利]垂直存储器件-CN201610878702.9有效
发明人：李承民;赵厚成;南祯硕;李钟旻;崔容准 -专利权人：三星电子株式会社
申请日： 2016-10-08 - 公布日： 2020-03-27 - 主分类号： H01L27/11582 文献下载
摘要：本公开提供了垂直存储器件。一种垂直存储器件包括：基板；多个沟道，在基板上并在垂直于基板的顶表面的第一方向上延伸；多条栅线，在基板上层叠在彼此之上；多条布线，在栅线上方并电连接到栅线；以及识别图案，在基板上处于与布线中的至少一条的层级相同的层级。栅线围绕沟道。栅线沿着第一方向彼此间隔开。
垂直存储器件

[发明专利]半导体装置和焊盘布置-CN201610282522.4有效
发明人：禹孝锡;金仁模;李宝罗;金善煐;赵厚成 -专利权人：三星电子株式会社
申请日： 2016-04-29 - 公布日： 2019-04-16 - 主分类号： H01L23/488 文献下载
摘要：提供了一种半导体装置和一种焊盘布置，所述半导体装置包括：多个半导体器件，电连接到至少一个半导体器件的多条金属线，以及位于金属线上的保护层。保护层包括部分暴露金属线并且用作焊盘的多个开口区域。第一焊盘包括从至少一条金属线延伸的第一区域以及围绕第一区域并且与第一区域分开的至少一个第二区域。
半导体装置布置

[发明专利]三维半导体存储器装置-CN201810677598.6在审
发明人：尹壮根;黄盛珉;任峻成;具教一;赵厚成;金善煐;柳铁;尹在璇 -专利权人：三星电子株式会社
申请日： 2018-06-27 - 公布日： 2019-01-04 - 主分类号： H01L27/11556 文献下载
摘要：公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。
沟道衬底三维半导体存储器距离间隔邻近顶表面竖直垂直延伸

[发明专利]三维半导体器件-CN201110328364.9有效
发明人：沈载株;金敬勋;李云京;赵源锡;赵厚成;朴镇泽;金种衍;黄盛珉 -专利权人：三星电子株式会社
申请日： 2011-10-25 - 公布日： 2012-05-16 - 主分类号： H01L25/00 文献下载
摘要：本发明涉及三维半导体器件。该器件可以包括包含栅图案和绝缘图案的层叠图案。层叠图案还可以包括第一部分和第二部分，并且层叠结构的第二部分可以具有比第一部分窄的宽度。该器件还可以包括穿过层叠结构的有源图案。该器件还可以包括与层叠结构相邻的公共源极区。该器件可以另外包括在公共源极区上的带接触插塞。
三维半导体器件

[发明专利]三维半导体存储装置-CN201010551986.3有效
发明人：沈善一;许星会;金汉洙;张在薰;赵厚成 -专利权人：三星电子株式会社
申请日： 2010-11-17 - 公布日： 2011-06-29 - 主分类号： H01L27/105 文献下载
摘要：本发明提供了一种三维半导体存储装置。所述三维半导体存储装置包括具有单元阵列区域的基底，所述单元阵列区域包括一对子单元区域和设置在所述一对子单元区域之间的捆绑区域。多个子栅极顺次堆叠在每个子单元区域内的基底上，互连件分别电连接到延伸进入捆绑区域的堆叠的子栅极的延伸部。互连件中的每一个分别电连接到位于相同高度并设置在所述一对子单元区域内的子栅极的延伸部。
三维半导体存储装置

[发明专利]非易失性存储器件-CN201010163558.3有效
发明人：郑载勋;金汉洙;张在薰;赵厚成;金敬勋 -专利权人：三星电子株式会社
申请日： 2010-04-12 - 公布日： 2010-10-13 - 主分类号： H01L27/115 文献下载
摘要：本发明提供一种具有三维结构的非易失性存储器件。该非易失性存储器件可以包括：单元阵列，具有三维地布置在半导体基板上的线状的多个导电图案，单元阵列彼此分离；半导体图案，从半导体基板延伸以与导电图案的侧壁交叉；公共源极区，沿导电图案延伸的方向设置在半导体图案下部分之下的半导体基板中；第一杂质区，设置在半导体基板中，使得第一杂质区沿与导电图案交叉的方向延伸以电连接公共源极区；以及第一接触孔，暴露第一杂质区的在分离的单元阵列之间的部分。
非易失性存储器

[发明专利]具有自对准体的半导体器件及其形成方法-CN200510106912.8无效
发明人：郑载勋;林勋;郑舜文;赵厚成 -专利权人：三星电子株式会社
申请日： 2005-09-23 - 公布日： 2006-05-03 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件包括体区，该体区具有：源区、漏区、插在源区与漏区之间的沟道区以及从该沟道区的端部开始延伸的体区。在沟道区和体区上形成栅极图形，而且体接触使栅极图形连接到体区。体区延伸部分的侧壁自对准栅极图形的侧壁。还公开了用于形成具有自对准体和体接触的半导体器件的方法。
具有对准半导体器件及其形成方法

1
共 12 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top