[发明专利]通孔上MTM反熔丝结构及其制备工艺在审
| 申请号： | 201611178341.3 | 申请日： | 2016-12-19 |
| 公开（公告）号： | CN106601718A | 公开（公告）日： | 2017-04-26 |
| 发明（设计）人： | 王印权;郑若成;洪根深;赵文彬;徐海铭;吴素贞 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | H01L23/525 | 分类号： | H01L23/525;H01L21/768 |
| 代理公司： | 总装工程兵科研一所专利服务中心32002 | 代理人： | 杨立秋 |
| 地址： | 214000*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种通孔上MTM反熔丝结构及其制备工艺，其包括衬底以及位于所述衬底上的器件层；在所述器件层上压盖有熔丝封体，在所述熔丝封体内设有熔丝下电极，在所述熔丝封体外设有熔丝上电极，所述熔丝上电极位于熔丝下电极的正上方；在所述熔丝上电极与熔丝下电极间设有反熔丝介质结构以及反熔丝底层阻挡体，所述反熔丝底层阻挡体在熔丝封体内包裹熔丝下电极的顶端，反熔丝介质结构支撑于反熔丝底层阻挡体上，熔丝上电极支撑于反熔丝介质结构上。本发明结构紧凑，能减少光刻次数，工艺操作简单，降低工艺成本，提高集成度，提升反熔丝的可靠性。 | ||
| 搜索关键词： | 通孔上 mtm 反熔丝 结构 及其 制备 工艺 | ||
【主权项】：
一种通孔上MTM反熔丝结构，包括衬底(1)以及位于所述衬底(1)上的器件层(2)；其特征是：在所述器件层(2)上压盖有熔丝封体(20)，在所述熔丝封体(20)内设有熔丝下电极，在所述熔丝封体(20)外设有熔丝上电极(21)，所述熔丝上电极(21)位于熔丝下电极的正上方；在所述熔丝上电极(21)与熔丝下电极间设有反熔丝介质结构以及反熔丝底层阻挡体(17)，所述反熔丝底层阻挡体(17)在熔丝封体内包裹熔丝下电极的顶端，反熔丝介质结构支撑于反熔丝底层阻挡体(17)上，熔丝上电极(21)支撑于反熔丝介质结构上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611178341.3/，转载请声明来源钻瓜专利网。
- 上一篇：集成电路芯片及其制作方法
- 下一篇：一种快恢复二极管模块
- 同类专利
- 具有电熔丝的半导体器件及制造其的方法-201510883590.1
- 成旼哲 - 爱思开海力士有限公司
- 2015-12-04 - 2019-11-05 - H01L23/525
- 一种电熔丝，包括：衬底，包括被隔离区彼此间隔开的第一有源区和第二有源区；第一编程栅极和第二编程栅极，彼此平行地安置在第一有源区之上；单个选择栅极，安置在第二有源区之上；共享掺杂区，形成在第一编程栅极与第二编程栅极之间的第一有源区中；第一掺杂区和第二掺杂区，形成在选择栅极两侧的第二有源区中；第一金属线，适用于将共享掺杂区电耦接至第一掺杂区；以及第二金属线，连接至第二掺杂区。
- 具有短路保护元件的电子器件、制造方法和设计方法-201910282322.2
- F·帕塔内;A·鲁索 - 意法半导体股份有限公司
- 2019-04-09 - 2019-10-29 - H01L23/525
- 本公开涉及具有短路保护元件的电子器件、制造方法和设计方法。例如，一种电子器件包括：控制端子，在衬底的第一面上延伸；第一导电端子，在衬底中在衬底的第一面处延伸；第一绝缘层，夹置在控制端子和第一导电端子之间；导电路径，可以在偏置电压下被偏置；以及保护元件，耦合至控制端子和导电路径，保护元件在控制端子和导电路径之间形成电连接，并且被配置为在控制端子和第一导电端子之间通过第一绝缘层存在高于临界阈值的泄露电流的情况下熔化并由此中断电连接。
- 一次性可编程电容型熔丝位及存储器-201810420182.6
- 徐鸣远;要水琴;李梁;沈晓峰;杨洪锐;王健安;付东兵;陈光炳;黄兴发;陈玺 - 中国电子科技集团公司第二十四研究所
- 2018-05-04 - 2019-10-11 - H01L23/525
- 本发明提供一种一次性可编程电容型熔丝位，该熔丝位包括上极板3，所述上极板包括若干并排间隔设置的熔丝5，相邻两熔丝的中部连接；每个所述熔丝的两端部和中部的上部空间分别对应设置一与熔丝连接的连接部；该熔丝位还包括对应于所述熔丝两端部和中部设置的下极板2，所述下极板设置于熔丝的下部空间；对应于所述熔丝中部的下极板与对应于所述熔丝中部的连接部具有正对面积；对应于所述熔丝中部的下极板与对应于所述熔丝两端部的下极板间具有镂空部4，所述熔丝的两端部的边缘的投影位于镂空部内。本发明熔丝结构采用MIM的上极板，比金属连线层次薄，所需要的熔断电流没有金属连线熔丝大。
- 一种反熔丝结构及反熔丝阵列结构-201810232273.7
- 冯军宏 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2018-03-20 - 2019-10-08 - H01L23/525
- 本发明提供一种反熔丝结构及反熔丝阵列结构，所述反熔丝结构包括：半导体衬底，半导体衬底中形成有隔离结构；栅极结构，位于半导体衬底上；源漏区，位于栅极结构两侧的半导体衬底中；第一接触插塞，位于源漏区，分别与源漏区的源区、漏区相连设置；虚拟栅极结构，位于隔离结构上；和电介质层，位于源区的第一接触插塞和虚拟栅极结构之间，其中反熔丝结构以虚拟栅极结构为电极连接至源线，并以电介质层作为反熔丝介质。采用本发明的反熔丝结构，隔离结构使靠近虚拟栅极结构的电介质层分布不均匀，以增加局部电场，使反熔丝结构容易实现编程，降低电介质层的击穿电压，缩短编程时间，并降低反熔丝结构的编程电压，减小电路面积，节省了生产成本。
- 半导体结构的制造方法-201610404103.3
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-06-08 - 2019-09-27 - H01L23/525
- 一种半导体结构的制造方法，包括：提供包括器件区域和熔丝区域的衬底；在器件区域衬底上形成鳍部；在衬底上形成隔离结构；形成覆盖鳍部和隔离结构的多晶硅膜；刻蚀多晶硅膜，在器件区域鳍部上形成伪栅结构，并在熔丝区域隔离结构上形成熔丝结构；在伪栅结构和熔丝结构之间的隔离结构上形成层间介质层；在熔丝结构上形成材料与伪栅结构不同的保护层；以保护层和层间介质层为掩模去除伪栅结构。本发明先在熔丝结构顶部形成材料与伪栅结构不同的保护层，用于在去除伪栅结构时，作为刻蚀掩膜以保护熔丝结构。相比先形成覆盖熔丝结构的图形层，然后以图形层为掩膜去除所述伪栅结构的方案，本发明可以优化半导体器件的电学性能。
- 半导体集成电路装置及其制造方法-201610123635.X
- 原田博文 - 艾普凌科有限公司
- 2016-03-04 - 2019-09-20 - H01L23/525
- 本发明提供调整半导体集成电路装置的特性的能够稳定地形成熔丝元件的半导体集成电路装置及其制造方法。在熔丝元件使用的材料为利用溅射法形成的非晶硅层，与金属布线形成用同一个工序来形成，从而减小熔丝元件上的层间绝缘膜的膜厚，成为能得到激光微调加工的稳定性的半导体集成电路装置及其制造方法。
- 电熔丝结构-201610835557.6
- 永井享浩 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2016-09-21 - 2019-09-17 - H01L23/525
- 本发明公开一种电熔丝结构，其主要包含一基底以及一堆叠型电容设于基底上。其中堆叠型电容包含：两个或两个以上的下电极设于基底上；一电容介电层设于该多个下电极上；以及一上电极设于电容介电层上。
- 包含柔性翼互连基板的半导体封装-201610134264.5
- 申熙珉;金美英 - 爱思开海力士有限公司
- 2016-03-09 - 2019-09-13 - H01L23/525
- 包含柔性翼互连基板的半导体封装。一种半导体封装包括：第一半导体封装；第二半导体封装，所述第二半导体封装设置在所述第一半导体封装上；以及柔性翼互连基板，所述柔性翼互连基板设置在所述第一半导体封装和所述第二半导体封装之间。
- 半导体器件-201410357407.X
- 有留诚一 - 爱思开海力士有限公司
- 2014-07-24 - 2019-08-27 - H01L23/525
- 一种半导体器件包括：操作电路，其形成在半导体衬底的顶表面上；存储器阵列，其形成在操作电路之上；内焊盘组，其形成在操作电路和存储器阵列之间的中间层上，且与操作电路耦接；第一外焊盘组，其形成在半导体衬底的底表面上；以及接线结构，其穿过半导体衬底，且将内焊盘组与第一外焊盘组耦接。
- 低功耗高可靠性激光熔丝电路-201910456227.X
- 张明;焦炜杰;杨金权;马学龙;王新安;汪波 - 江苏润石科技有限公司
- 2019-05-29 - 2019-07-30 - H01L23/525
- 本发明涉及一种低功耗高可靠性激光熔丝电路，其包括芯片体、制备于芯片体内的下激光熔丝体F_DOWN以及用于读取下激光熔丝体F_DOWN逻辑状态的熔丝状态读取电路；还包括制备于芯片体内且能与下激光熔丝体F_DOWN适配连接的上激光熔丝体F_UP，所述上激光熔丝体F_UP与下激光熔丝体F_DOWN以及熔丝状态读取电路适配连接；上激光熔丝体F_UP熔断时，通过熔丝状态读取电路能读取下激光熔丝体F_DOWN的逻辑状态为0，下激光熔丝体F_DOWN熔断时，通过熔丝状态读取电路能读取下激光熔丝体F_DOWN的逻辑状态为1。本发明能有效解决激光熔丝功耗以及激光熔丝的干扰裕量，确保对激光熔丝状态读取的稳定性与可靠性。
- 一种熔断器及其制造方法-201710561178.7
- 乔夫龙;张强;王一;许鹏凯 - 上海华力微电子有限公司
- 2017-07-11 - 2019-07-12 - H01L23/525
- 本发明公开了一种多晶硅熔断器及其制造方法，该多晶硅熔断器包括多晶硅熔断体和两个引出端口，该多晶硅熔断体包括一衬底、第一绝缘层和一多晶硅熔体，衬底上形成有一凹槽，第一绝缘层覆盖在具有凹槽一侧的衬底表面上，多晶硅熔体形成于第一绝缘层上且位于所述凹槽内呈埋入式形态。本发明将多晶硅熔体以埋入的方式放在衬底的凹槽内，使熔体可以和附近其它器件保持足够的安全距离，有效消除传统熔丝熔断后形成颗粒影响旁边器件的可能性，且能够根据实际需要调节多晶硅熔体的关键尺寸，生成工艺对光刻和干刻的要求不高，使用一般的蚀刻机即可实现。
- 集成电路芯片-201821469395.X
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-09-07 - 2019-07-05 - H01L23/525
- 本公开是关于一种集成电路芯片，包括衬底、多层导电层、熔断器、介电层和闩锁电路；其中，相邻的导电层之间设置有介电层，所述衬底和与其相邻的导电层之间设置有介电层，所述介电层上设置有接触孔；熔断器位于第一介电层上的接触孔中，所述第一介电层为多层所述介电层中的任一层介电层；闩锁电路设置在所述衬底上，和所述熔断器连接。在集成电路芯片测试时，触发闩锁效应，使得闩锁电路中的电流不断增大，直至烧断熔断器，实现了对熔断器测试时的熔断。并且在测试多个熔断器时，只需顺序触发每个熔断器的闩锁电路即可，提升了测试效率，节约了测试时间。
- 集成电路芯片-201821469613.X
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-09-07 - 2019-07-05 - H01L23/525
- 本公开是关于一种集成电路芯片，包括：衬底、多层导电层、介电层、熔断器和闩锁电路；其中，相邻的所述导电层之间设置有介电层，所述衬底和与其相邻的导电层之间设置有介电层，所述介电层上设置有接触孔；熔断器位于第一导电层上，所述第一导电层为多层所述导电层中位于最上层的导电层，其中，靠近所述衬底为底层，远离所述衬底为上层；闩锁电路设置在衬底上，和所述熔断器连接。在集成电路芯片测试时，触发闩锁效应，使得闩锁电路中的电流不断增大，直至烧断熔断器，实现了对熔断器测试时的熔断。并且在测试多个熔断器时，只需顺序触发每个熔断器的闩锁电路即可，提升了测试效率，节约了测试时间。
- 半导体器件的测试电路及测试方法-201910150767.5
- 柯天麒;苏凤梅;汤茂亮 - 德淮半导体有限公司
- 2019-02-28 - 2019-06-07 - H01L23/525
- 一种半导体器件的测试电路及测试方法，所述半导体器件具有栅极，所述测试电路包括：保护器件，所述保护器件的第一端接地；连接器件，所述连接器件的第一端与所述栅极耦接，第二端与所述保护器件的第二端耦接，所述连接器件用于提供所述保护器件与所述栅极之间的连接通路；电源，与所述栅极耦接，用于在上电时向所述连接器件提供关断电压，以使所述连接通路从导通接切换至关断。本发明方案可以避免保护器件对测试结果的影响。
- 半导体装置-201820928526.X
- J·W·霍尔;G·M·格里瓦纳 - 半导体元件工业有限责任公司
- 2017-07-21 - 2019-06-04 - H01L23/525
- 本实用新型涉及半导体装置。所述半导体装置包括：第一导电层；第一垂直熔丝，所述第一垂直熔丝形成在所述第一导电层上方；第二导电层，所述第二导电层形成在所述第一垂直熔丝上方；以及第二垂直熔丝，所述第二垂直熔丝形成在所述第二导电层上方并且与所述第一垂直熔丝对准。本公开的一个实施例解决的技术问题是如何提供半导体装置。本公开的一个实施例的技术效果是能够提供半导体装置。
- 芯片和半导体结构-201821883150.1
- 吴秉桓;汪美里 - 长鑫存储技术有限公司
- 2018-11-15 - 2019-05-31 - H01L23/525
- 本实用新型涉及半导体技术领域，提出一种半导体结构。该半导体结构可以包括有源块、第一电接触端、栅极氧化层以及栅极块；第一电接触端设于所述有源块之上；栅极氧化层覆盖于所述有源块的多个表面；栅极块上设有第一凹槽，覆盖有所述栅极氧化层的所述有源块插入所述第一凹槽内，从而减少了该半导体结构占用面积。
- 一种熔丝修调装置-201822093901.6
- 朱卫忠 - 深圳市鑫中瑞电子科技有限公司
- 2018-12-13 - 2019-05-31 - H01L23/525
- 本实用新型适用于电路领域，公开了一种熔丝修调装置，包括：电容模块，用于储存和释放电能；与所述电容模块两端连接的继电器，所述继电器用于接通和断开电容模块的充电和放电回路；控制模块，与所述继电器连接，用于控制所述继电器触点的接通和断开；电源模块，与所述控制模块和所述继电器连接。通过本实用新型提供的熔丝修调装置，利用控制模块控制继电器触点的通断来实现电容模块的充电和放电，当电容放电时，熔断放电回路中接入的熔丝，不但成本低廉，而且效率较高。
- 反熔丝结构-201810120176.9
- 张智盈;饶瑞修 - 南亚科技股份有限公司
- 2018-02-07 - 2019-05-14 - H01L23/525
- 本公开提供一种反熔丝结构，其包含一主动区、位于该主动区上方的一栅极电极、以及位于该主动区与该栅极电极之间的一介电层。该主动区与该栅极电极于一垂直投影方向局部重叠，形成多个通道。该栅极电极与该主动区的一包含多个延伸部分以形成该多个通道。本公开中多通道反熔丝结构于栅极电极与主动区之间具有较长的重叠周边50P，并且该较长的重叠周边改良崩溃效能。具有改良崩溃效能的多通道反熔丝结构在晶片上占据较小面积，因而节省制造成本。
- 电可编程熔丝结构以及半导体器件-201810189694.6
- 陈面国 - 长鑫存储技术有限公司
- 2018-03-08 - 2019-05-07 - H01L23/525
- 本发明提供了一种电可编程熔丝结构以及半导体器件。由于电可编程熔丝结构中其阴极具有多个可实现电子流分流的导电分支，从而使阴极能够允许较大的电子流，因此可相应的增加其与熔丝链在连接点处的电子流梯度，有利于提高熔丝链在连接点处的电迁移率。并且，多个导电分支还可加快阴极的散热效率以降低阴极的温度，从而可增加阴极和熔丝链在连接点处的温度梯度，在较大的温度梯度的加成作用下进一步提高了熔丝链在连接点处的电迁移率，使熔丝链能够在电迁移的作用下熔断并避免熔丝链发生爆裂的问题。
- 具有预切线基板的晶片保险丝元件及其制法-201510847489.0
- 庄弘毅;凌溢骏;曾国书 - 阳升应用材料股份有限公司
- 2015-11-27 - 2019-04-23 - H01L23/525
- 一种具有预切线基板的晶片保险丝元件，供表面安装至电路板，该晶片保险丝元件包括：基板本体，具有上表面、下表面及连接上表面与下表面的两端缘，其中基板本体在上表面和下表面中至少一者形成有对应两端缘的预切线；一对彼此分离的导接电极，导接电极分别包括位于上表面的焊垫部及由焊垫部延伸至下表面的焊脚部；一层位于上表面、供封闭环绕焊垫部的环绕阻挡层，供与基板本体共同形成一个容置空间，且环绕阻挡层并未遮蔽预切线而曝露在外；一个位于容置空间、且两端分别被焊接至焊垫部的保险丝本体；及一层封闭阻绝容置空间的封闭保护层。
- 一种反熔丝结构-201310410836.4
- 甘正浩;冯军宏 - 中芯国际集成电路制造（上海）有限公司
- 2013-09-10 - 2019-04-09 - H01L23/525
- 本发明涉及一种反熔丝结构，包括：NMOS晶体管，所述NMOS晶体管中边缘处的沟道长度大于中心处的沟道长度；编程晶体管，所述NMOS晶体管中的源区与所述编程晶体管相连，所述NMOS晶体管中的漏区与编程电源相连。本发明所述反熔丝结构包括一MOS晶体管，所述MOS晶体管中边缘部分的沟道长度大于中心部分的沟道的长度，相应的，所述栅极结构中两端的关键尺寸大于中间部位的关键尺寸，所述反熔丝结构编程时在所述漏区和编程晶体管上施加编程电压后，引发源区和漏区的击穿，形成通路，起到反熔丝的作用。
- 反熔丝结构-201821485456.1
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-09-10 - 2019-03-26 - H01L23/525
- 本实用新型提供了一种反熔丝结构，在隔离结构圈起的衬底中形成有功能阱及第一底部隔离阱，功能阱自衬底上表面延伸至衬底中，第一底部隔离阱同图形位于功能阱的下方，在与第一离子注入工艺图案互补的衬底中形成有侧部隔离阱及第二底部隔离阱，侧部隔离阱自衬底上表面延伸至衬底中并包覆隔离结构，第二底部隔离阱同图形位于侧部隔离阱的下方，第一底部隔离阱、侧部隔离阱和第二底部隔离阱属于相同离子注入类型，和功能阱分属不同离子注入类型，第一底部隔离阱和第二底部隔离阱相连成底部隔离阱组合层，由此能够得到低制造成本的反熔丝结构。
- 熔丝结构以及包括该熔丝结构的半导体装置-201510129060.8
- 崔贤民;前田茂伸 - 三星电子株式会社
- 2015-03-23 - 2019-03-15 - H01L23/525
- 提供了一种熔丝结构以及包括该熔丝结构的半导体装置，所述熔丝结构包括：设置在场绝缘层中的第一鳍状图案，包括在场绝缘层的上表面上方突出的上表面；在场绝缘层上的导电图案，与第一鳍状图案交叉；第一半导体区，位于导电图案的至少一侧上；以及第一接触件和第二接触件，设置在第一鳍状图案的两侧上的导电图案上。
- 1KΩ高精度电阻网络电路及其修调方法-201811290170.2
- 顾祥;赵文彬;洪根深;吴建伟 - 中国电子科技集团公司第五十八研究所
- 2018-10-31 - 2019-03-01 - H01L23/525
- 本发明公开了一种1KΩ高精度电阻网络电路及其修调方法，修调方法包括以下步骤：S1、通过标准工艺制备高精度电阻网络电路，测量引脚PADA和引脚PADB之间的电阻值，得出测量电阻值；S2、若测量电阻值大于目标1KΩ，则烧通第一量子化霍尔器件至第八量子化霍尔器件上串联的反熔丝中的一个或一个以上；若测量电阻值小于目标1KΩ，则先烧断金属熔丝，再烧通第九量子化霍尔器件至第十六量子化霍尔器件上串联的反熔丝中的一个或一个以上。本发明采用栅氧电容作为反熔丝，并结合金属熔丝，可以同时完成电阻增大和减小两个方向的调节，并通过新颖的电阻网络电路结构，使得电阻精度在±0.5％以内，从而制备非常精准的电阻。
- 用于FINFET技术的基于虚拟端栅极的抗熔丝器件-201510019184.0
- 肖姆·苏伦德兰·波诺斯;伊藤明;朴昌郁 - 安华高科技股份有限公司
- 2015-01-14 - 2019-02-12 - H01L23/525
- 本发明公开了用于鳍型场效应晶体管(finFET)技术的抗熔丝器件，该器件包含虚拟栅极，导电触点，以及扩散触点。虚拟栅极形成在鳍片的端角之上。所述导电触点设置在所述虚拟栅极的一部分上并且可用作所述器件的第一电极。所述扩散触点设置在所述鳍片之上并且可用作所述器件的第二电极。
- 一种可编程熔丝结构-201611096971.6
- 王浩 - 南通壹选工业设计有限公司
- 2016-12-02 - 2019-02-05 - H01L23/525
- 本发明提供了一种可编程熔丝结构，包括：衬底；在所述衬底上表面的浅沟槽隔离结构，所述浅沟槽隔离结构的顶面高于所述衬底的上表面；位于浅沟槽隔离结构中的一可编程熔丝，所述可编程熔丝包括两第一电极、分别连接两第一电极的两个第一垂直部分以及连接两个第一垂直部分的第一水平部分；其中，两第一电极位于所述浅沟槽隔离结构的上表面的两端，两个第一垂直部分沿着所述浅沟槽隔离结构的深度方向具有第一长度，所述第一水平部分被浅沟槽隔离结构的隔离材料覆盖，且在所述浅沟槽隔离结构中具有第一深度。
- 一种集成电路的熔丝结构及其制造方法-201410045514.9
- 贺冠中 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2014-02-08 - 2019-01-22 - H01L23/525
- 本发明提供一种集成电路的熔丝结构及其制造方法。本发明所述的制造方法包括如下步骤：在硅衬底的氧化硅层上形成接触孔；在所述接触孔和所述氧化硅层表面形成钛金属层；在所述钛金属层表面形成氮化钛层；在所述接触孔中形成金属插塞；刻蚀所述金属插塞外部的氮化钛层并暴露出所述氮化钛层下方的钛金属层；在所述金属插塞和所述暴露出的钛金属层表面形成金属层；光刻，并分别将所述金属层和其下方的钛金属层刻蚀成金属条和钛金属条，形成熔丝结构。本发明的集成电路的熔丝结构不含氮化钛材料，其在熔断过程中不会形成金属熔融体或金属残留，因此能够有效避免熔丝熔断功能失效，进而保障了产品的成品率和合格率。
- 电可编程熔丝结构及其形成方法-201811020067.6
- 高超 - 上海华虹宏力半导体制造有限公司
- 2018-09-03 - 2019-01-18 - H01L23/525
- 一种电可编程熔丝结构及其形成方法，所述电可编程熔丝结构包括：半导体衬底；多晶硅结构，位于所述半导体衬底上，所述多晶硅结构包括用于与电源阳极耦接的阳极部、用于与电源阴极耦接的阴极部以及连接所述阳极部和阴极部的连接部；金属硅化物，位于所述多晶硅结构的表面；其中，所述阳极部掺杂有N型离子，所述阴极部掺杂有P型离子。本发明方案可以降低漏电流的影响，提高编程的读出结果的准确性，有效减少运算错误的发生。
- 一种电可编程熔丝结构及电子装置-201710444113.4
- 冯军宏;甘正浩 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-06-13 - 2019-01-04 - H01L23/525
- 本发明涉及一种电可编程熔丝结构。所述电可编程熔丝结构包括：编程晶体管；焊盘，与所述编程晶体管的漏极电连接；熔丝结构，设置于所述编程晶体管和所述焊盘之间；加热单元，并联设置于所述熔丝结构的两端并且所述加热单元设置于所述熔丝结构的下方。在增加所述加热单元之后所述加热单元可以在所述熔丝结构的下方进行加热从而帮助所述熔丝结构编程，通过所述加热单元的设置可以使所述器件具有更短的编程时间，进一步提高了器件的性能和良率。
- 修调电阻及其制备方法-201810863087.3
- 不公告发明人 - 深圳市南硕明泰科技有限公司
- 2018-08-01 - 2018-12-21 - H01L23/525
- 本发明提供一种修调电阻，其包括衬底、形成在衬底上的氧化层、形成在氧化层上的多晶硅层及形成在氧化层上表面的介质层、形成在介质层上表面的金属丝、在金属丝长度方向上位于金属丝两侧上方的修调窗口，金属丝包括第一金属层、第二金属层及第三金属层，修调电阻还包括位于第二金属层的上表面与多晶硅层对应的熔丝窗口、形成在修调窗口两侧的钝化层及形成在介质层上与熔丝窗口对应的沟槽，钝化层形成在第三金属层及所述介质层的上表面，在垂直于衬底的方向上所述熔丝窗口的投影区域包含在多晶硅层的投影区域内。本发明还提供一种修调电阻的制备方法，防止金属丝熔断飞溅或回流对衬底的影响，增强修调电阻的可靠性和修调效率，降低了制造成本。
- 专利分类
