“源极接触区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3177387个，建议您升级VIP下载更多相关专利

[发明专利]结型场效应晶体管及半导体器件-CN202110354801.8在审
发明人：雷天飞;毛焜;杨翰飞 -专利权人：上海晶丰明源半导体股份有限公司
申请日： 2021-03-31 - 公布日： 2021-07-09 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种结型场效应晶体管及半导体器件，包括一衬底、一漂移区、一源接触区、一栅接触区、一沟道区及一漏接触区。所述衬底具有一第一导电类型。所述漂移区形成于所述衬底。所述漂移区具有一第二导电类型。所述源接触区形成于所述漂移区。所述源接触区具有所述第二导电类型。所述栅接触区形成于所述漂移区。所述栅接触区具有所述第一导电类型。所述栅接触区下方形成一沟道区。所述栅接触区相隔于所述源接触区。所述栅接触区包括一栅电极。所述栅电极包括2个次栅电极。所述2个次栅电极彼此相隔。所述沟道区形成于所述衬底之上且相邻于所述漂移区。所述漏接触区形成于所述漂移区且与所述栅接触区相隔。所述漏接触区具有所述第二导电类型。
场效应晶体管半导体器件

[实用新型]一种射频开关-CN201721788521.3有效
发明人：承继;周蕴言;林春艳;陈玉芳 -专利权人：无锡中普微电子有限公司
申请日： 2017-12-19 - 公布日： 2018-08-10 - 主分类号： H01L27/02 文献下载
摘要：本实用新型揭露了一种射频开关，其包括：衬底；形成于所述衬底内的衬底接触区；形成于衬底内的多个射频开关单元，其中每个射频开关单元包括形成于衬底内的间隔的N+源极区和N+漏极区、位于P阱区的上方且位于N+源极区和N+漏极区之间的栅极氧化层、位于栅极氧化层上方的多晶硅栅极，所述衬底接触区与负直流电压源相连。与现有技术相比，本实用新型中的射频开关单元不设置阱区，而是将衬底与一个负电压相连，这样可以大幅降低射频开关所占的芯片面积，同时也能保证耐受功率能力仍旧能达到中小功率开关的要求。
衬底射频开关单元射频开关本实用新型栅极氧化层衬底接触漏极区源极区多晶硅栅极负直流电压功率能力中小功率负电压耐受阱区芯片保证

[发明专利]基于双异质结和复合钝化层的HEMT器件及其制备方法-CN202111005154.6在审
发明人：李鑫 -专利权人：瑶芯微电子科技（上海）有限公司
申请日： 2021-08-30 - 公布日： 2021-12-21 - 主分类号： H01L29/778 文献下载
摘要：base:Sub>3，作为缓冲层；在缓冲层的上表面依次生长次势垒层、第一掺杂层、第一异质结层、量子阱层、第二异质结层、第二掺杂层以及主势垒层；在主势垒层的上表面两侧进行离子注入，形成源极欧姆接触区以及漏极欧姆接触区；在源极欧姆接触区上形成源极，在漏极欧姆接触区上形成漏极；在主势垒层的上表面依次生长氧化层、介质层；在介质层上形成栅极；在介质层的上表面生长钝化层，并刻蚀介质层以及钝化层的两侧。
基于双异质结复合钝化 hemt 器件及其制备方法

[发明专利]一种提高DC/DC升压变换器转换效率的方法-CN201510961076.5在审
发明人：黄胜明;黄鑫;冯多力 -专利权人：苏州瑞铬优电子科技有限公司
申请日： 2015-12-21 - 公布日： 2016-05-04 - 主分类号： H02M3/158 文献下载
摘要：本发明公开了一种不会发生闩锁效应的提高DC/DC升压变换器转换效率的方法，除了原有的HS-LDMOS器件外，再增加一个面积很小的HS-LDMOS1器件，HS-LDMOS1的源极S1及栅极G1分别和HS-LDMOS的源极S及栅极G相连接；HS-LDMOS1的漏极D1则和N型深阱的欧姆接触区N+相连接，在这两个器件的体区(P-Body)到D1之间形成寄生二极管Diso；在HS-LDMOS的漏极D一侧N型外延层里紧靠N型深阱N+接触区的地方添加一个P+区，使之和N+接触区组成一个高压二极管HV-Diode。
一种提高 dc 升压变换器转换效率方法

[发明专利]一种DMOS器件有源区的制作方法及DMOS器件-CN201510295736.0有效
发明人：姜春亮;蔡远飞;何昌;李理 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2015-06-02 - 公布日： 2019-08-30 - 主分类号： H01L21/336 文献下载
摘要：本发明实施例公开了双扩散金属氧化物半导体DMOS器件有源区的制作方法及DMOS器件。本发明实施例中通过在N型衬底上形成N型外延层、栅氧化层和掺杂的多晶硅层，并形成栅极区域及凹槽；在所述N型外延层内形成P型体区,在所述P型体区内形成N型源区；刻蚀形成肖特基接触区域；淀积金属层，在肖特基接触区域形成肖特基接触区，形成源极和漏极。本发明实施例中使得金属层与N型外延层形成肖特基接触区。当DMOS器件工作在正向导通时，减少了在漂移区的存储电荷，以及反向恢复电荷；当DMOS器件处在反向阻断状态时，降低了肖特基接触的电场，提升了肖特基接触击穿电压和减小了漏电流，使DMOS器件满足应用时的击穿电压和漏电要求
一种 dmos 器件有源制作方法

[发明专利]半导体器件及其制造方法-CN202011223690.9有效
发明人：程亚杰 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2020-11-05 - 公布日： 2022-07-01 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底，包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；栅氧层，形成于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；栅极层，至少形成于所述栅氧层上；阻挡层，形成于靠近所述器件有源区的体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内。本发明的技术方案使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
半导体器件及其制造方法

[发明专利]横向扩散金属氧化物半导体器件及其制造方法-CN200810214469.X有效
发明人：陈柏安 -专利权人：新唐科技股份有限公司
申请日： 2008-08-28 - 公布日： 2010-03-03 - 主分类号： H01L29/78 文献下载
摘要：提供一种横向扩散金属氧化物半导体器件及其制造方法，此器件包括具有第一导电型的衬底、具有第二导电型的深阱、缓冲区、具有第一导电型的基体区、具有第二导电型的源极区、具有第一导电型的接触区、具有第二导电型的第一淡掺杂区、具有第二导电型的漏极区、沟道区、栅极结构以及具有第二导电型的第二淡掺杂区。基体区位于缓冲区中。源极区与接触区位于基体区中。第一淡掺杂区位于深阱中。漏极区位于第一淡掺杂区中。沟道区位于源极区与漏极区之间的部分基体区中。栅极结构覆盖沟道区与部份缓冲区。第二淡掺杂区位于源极区与沟道区之间。在操作所述器件时可降低体电场以及表面电场，提升器件的击穿电压。
横向扩散金属氧化物半导体器件及其制造方法

[发明专利]一种薄膜晶体管、薄膜晶体管的制作方法以及显示装置-CN201910002600.4在审
发明人：刘文慧;钟林长 -专利权人：京东方科技集团股份有限公司;绵阳京东方光电科技有限公司
申请日： 2019-01-02 - 公布日： 2019-04-26 - 主分类号： H01L29/786 文献下载
摘要：该薄膜晶体管包括：有源层，包括源漏极接触区和沟道区；金属阻挡层，覆盖所述源漏极接触区；第一栅极绝缘层，至少覆盖所述沟道区且露出所述金属阻挡层；栅极，位于所述第一栅极绝缘层上且覆盖所述沟道区；中间绝缘层，位于所述栅极之上且具有暴露出所述金属阻挡层的通孔；以及，源漏极，位于所述中间绝缘层上且通过所述通孔与所述金属阻挡层接触。
薄膜晶体管金属阻挡层沟道区源漏极栅极绝缘层中间绝缘层显示装置接触区通孔覆盖电学性能源层制作暴露申请

[发明专利]一种超结MOSFET及其制作方法-CN202210356421.2在审
发明人：李平;马荣耀 -专利权人：华润微电子（重庆）有限公司
申请日： 2022-03-30 - 公布日： 2023-10-24 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种超结MOSFET及其制作方法，该超结MOSFET包括衬底、缓冲区、第一导电类型柱、第二导电类型柱、体区、源区、体接触区、栅极结构、源极及漏极，其中，缓冲区堆叠于衬底的上方；第一导电类型柱及第二导电类型并列邻接于缓冲区的上表面；体区堆叠于第二导电类型柱上；源区与体接触区邻接且均位于体区的上表层；栅极结构包括栅介质层、第一栅极及位于第一栅极两侧的第二栅极，源极覆盖器件的上表面，漏极覆盖衬底的底面。本发明通过对栅极结构的设计，第一导电类型的第一栅极及至少包括第二导电类型掺杂区的第二栅极代替栅极，降低了漏源电压较低时的米勒电容，不改变漏源电压较高时的米勒电容，且器件的导通电阻不变。
一种 mosfet 及其制作方法

[发明专利]半导体装置-CN201710854658.2有效
发明人：何万迅;梅奎;邢溯 -专利权人：联华电子股份有限公司
申请日： 2017-09-20 - 公布日： 2021-11-02 - 主分类号： H01L29/423 文献下载
摘要：本发明公开一种半导体装置，包括一基板、一主动层、一接触区以及一栅极结构。主动层配置于基板之上，且主动层具有一源极区及一漏极区。接触区配置于基板之上。
半导体装置

[发明专利]薄膜晶体管及其制备方法、阵列基板和显示装置-CN201911312859.5有效
发明人：陈亮;钱海蛟;高锦成 -专利权人：京东方科技集团股份有限公司;合肥京东方显示技术有限公司
申请日： 2019-12-18 - 公布日： 2022-11-29 - 主分类号： H01L29/786 文献下载
摘要：本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示装置，该薄膜晶体管包括：衬底基波以及设置在衬底基板上的有源层、源极、漏极和导电缓冲层；其中，所述源极和漏极均与所述有源层间隔设置；所述导电缓冲层包括完全覆盖所述源极的第一子缓冲层和完全覆盖所述漏极的第二子缓冲层，且所述第一子缓冲层和所述第二子缓冲层分别与所述有源层的源极接触区和漏极接触区接触。与现有技术相比，本发明的技术方案通过改变源极、漏极和有源层之间的位置关系，仅使用一层导电缓冲层连通源极、漏极和有源层，并且该导电缓冲层还完全覆盖源极和漏极，既节省了缓冲层，又避免了源极与漏极被氧化的风险
薄膜晶体管及其制备方法阵列显示装置

[发明专利]氧化物薄膜晶体管及其制备方法、阵列基板及显示装置-CN201811222657.7在审
发明人：田茂坤;王骏;黄中浩;董晓楠 -专利权人：京东方科技集团股份有限公司;重庆京东方光电科技有限公司
申请日： 2018-10-19 - 公布日： 2019-02-15 - 主分类号： H01L29/786 文献下载
摘要：本发明的氧化物薄膜晶体管的制备方法，包括：在基底上依次沉积氧化物半导体材料层和刻蚀阻挡层，并通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤；其中，所述图案化的刻蚀阻挡层包括与所述有源层的源极接触区对应的源极接触过孔，以及与所述有源层的漏极接触区对应的漏极接触过孔。
氧化物薄膜晶体管刻蚀阻挡层源层制备显示装置阵列基板图案化半导体材料层沉积氧化物漏极接触区源极接触区构图工艺漏极接触源极接触基底

[发明专利]显示装置-CN202211439464.3在审
发明人：赵承奂;崔原硕;崔允瑄 -专利权人：三星显示有限公司
申请日： 2022-11-17 - 公布日： 2023-07-25 - 主分类号： H10K59/123 文献下载
摘要：一种显示装置包括：显示区域、弯曲区域以及接触区域，所述接触区域在所述显示区域和所述弯曲区域之间；第一栅极连接线，在所述接触区域中并且朝向所述显示区域延伸；第一源极连接线，在所述接触区域中，所述第一源极连接线在所述第一栅极连接线上并且电连接到所述第一栅极连接线；第二源极连接线，在所述接触区域中，所述第二源极连接线在所述第一源极连接线上并且电连接到所述第一源极连接线；以及阻挡线，在所述接触区域中，所述阻挡线在所述第二源极连接线上并且电连接到所述第二源极连接线。
显示装置

[实用新型]一种新型碳化硅沟槽式绝缘栅双极晶体管-CN202020458163.5有效
发明人：戴茂州;高巍;廖运健 -专利权人：成都蓉矽半导体有限公司
申请日： 2020-04-01 - 公布日： 2021-05-04 - 主分类号： H01L29/10 文献下载
摘要：本实用新型提出了一种新型碳化硅沟槽式绝缘栅双极晶体管，包括：第一导电类型的碳化硅衬底；具有与该第一导电类型相反电性的第二导电类型的漂移区，设置于该衬底上；具有第二导电类型的电流分布层设置于该漂移区上；具有第一导电类型的第一阱区设置于该电流分布层上；具有第二导电类型的第二阱区设置于第一阱区上；具有第一导电类型的基区设置于第二阱区上；具有第二导电类型的第一接触源极区设置于基区并且与该发射极接触区相邻但相隔开；该发射极接触区、第一接触源极区与第二接触源极区；多个沟槽形成于基区并垂直延伸至漂移区中；栅极，设置于衬底上方相应的每一个沟槽中，包括于相应沟槽内的侧壁形成栅极绝缘层，并以多晶硅填充。
一种新型碳化硅沟槽绝缘双极晶体管

[发明专利]集成式组合件及其形成方法-CN201911251568.X在审
发明人：沃纳·军林 -专利权人：美光科技公司
申请日： 2019-12-09 - 公布日： 2020-06-16 - 主分类号： H01L27/108 文献下载
摘要：一些实施例包含一种具有含半导体的结构的集成式组合件，所述含半导体的结构具有竖直在上部区和下部区之间的主体区。所述上部区包含第一源极/漏极区。所述下部区拆分成两个支脚，所述两个支脚两者均连结到所述主体区。所述支脚中的一个包含第二源极/漏极区，且所述支脚中的另一个包含主体接触区。所述第一源极/漏极区和所述第二源极/漏极区具有第一导电类型，且所述主体接触区具有与所述第一导电类型相反的第二导电类型。绝缘材料邻近所述主体区。导电栅极邻近所述绝缘材料。
集成组合及其形成方法