“源极延伸”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2368506个，建议您升级VIP下载更多相关专利

[实用新型]双电晶体的封装结构-CN202120239674.2有效
发明人：颜宗贤;王兴烨;沈峰睿;吴家荣 -专利权人：鸿镓科技股份有限公司
申请日： 2021-01-28 - 公布日： 2021-10-22 - 主分类号： H01L25/07 文献下载
摘要：本实用新型提供了一种双电晶体的封装结构，包括有一基板，其内部设有第一、第二、第三及第四导电部，其中第一导电部延伸至基板正面形成有一第一接点，且延伸至基板背面形成有一汲极输出接点；第二导电部延伸至基板正面形成有一第二接点，且延伸至基板正面形成有一第三接点，以及延伸至基板背面形成有一源极输出接点；第三导电部延伸至基板正面形成有一第四接点，且延伸至基板背面形成有一闸极输出接点。一第一电晶体以其汲极连接第一接点，闸极连接第二接点，源极连接第四导电部。一第二电晶体以其源极连接第三接点，闸极连接第四接点，汲极连接第四导电部。
电晶体封装结构

[实用新型]双电晶体的封装结构-CN202120239906.4有效
发明人：颜宗贤;王兴烨;沈峰睿;吴家荣 -专利权人：鸿镓科技股份有限公司
申请日： 2021-01-28 - 公布日： 2021-10-22 - 主分类号： H01L25/07 文献下载
摘要：本实用新型提供一种双电晶体的封装结构，包括有一基板，其内部设有第一、第二、第三及第四导电部，其中第一导电部延伸至基板正面形成有一第一接点，且延伸至基板背面形成有一汲极输出接点；第二导电部延伸至基板正面形成有一第二接点，且延伸至基板正面形成有一第三接点，以及延伸至基板背面形成有一源极输出接点；第三导电部延伸至基板正面形成有一第四接点，且延伸至基板背面形成有一闸极输出接点。一第一电晶体以其汲极连接第一接点，闸极连接第二接点，源极连接第四导电部。一第二电晶体以其源极连接第三接点，闸极连接第四接点，汲极连接第四导电部。
电晶体封装结构

[发明专利]3D结构非易失性存储器件及其制造方法-CN201210034844.9有效
发明人：申学燮;吴尚炫 -专利权人：海力士半导体有限公司
申请日： 2012-02-16 - 公布日： 2012-08-22 - 主分类号： H01L27/115 文献下载
摘要：所述非易失性存储器件包括：沟道结构，所述沟道结构每个都沿着第一方向延伸，其中所述沟道结构每个都包括交替层叠的沟道层和层间电介质层；源极结构，所述源极结构沿着与第一方向交叉的第二方向延伸并且与沟道结构的端部连接，其中，所述源极结构包括交替层叠的源极线和层间电介质层；以及字线，所述字线沿着第二方向延伸并且被形成为围绕所述沟道结构。
结构非易失性存储器及其制造方法

[发明专利]半导体器件及方法-CN202110483374.3在审
发明人：杨世海;王培宇;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-30 - 公布日： 2022-06-21 - 主分类号： H01L21/8238 文献下载
摘要：在一个实施例中，一种器件包括：第一纳米结构，在衬底之上，该第一纳米结构包括沟道区域和第一轻掺杂源极/漏极(LDD)区域，第一LDD区域与沟道区域相邻；第一外延源极/漏极区域，环绕第一LDD区域的四个侧面；层间电介质(ILD)层，在第一外延源极/漏极区域之上；源极/漏极接触件，延伸穿过ILD层，该源极/漏极接触件环绕第一外延源极/漏极区域的四个侧面；以及栅极堆叠，与源极/漏极接触件和第一外延源极/漏极区域相邻
半导体器件方法

[发明专利]具有衬底漏极连接的横向金属氧化物半导体场效应晶体管-CN200980151307.9无效
发明人：托马斯·E·格雷布斯;加里·M·多尔尼;丹尼尔·M·金策 -专利权人：飞兆半导体公司
申请日： 2009-12-08 - 公布日： 2011-11-23 - 主分类号： H01L21/336 文献下载
摘要：在一种形式中，横向MOSFET包含：作用栅极，其横向定位于源极区域与漏极区域之间，所述漏极区域从单晶半导体主体的上部表面延伸到所述单晶半导体主体的底部表面；及非作用栅极，其定位于所述漏极区域上面。在另一种形式中，所述横向MOSFET包含：栅极，其横向定位于源极区域与漏极区域之间，所述漏极区域从单晶半导体主体的上部表面延伸到所述单晶半导体主体的底部表面，所述源极区域及所述漏极区域具有第一导电性类型；第二导电性类型的重主体区域，其与所述源极区域接触且位于其下面，且所述漏极区域包括接近所述栅极的边缘的经轻掺杂漏极(LDD)区域；及下沉部，其从所述单晶主体的所述上部表面延伸到所述单晶半导体主体的所述底部表面
具有衬底连接横向金属氧化物半导体场效应晶体管

[发明专利]在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法-CN202080018554.8在审
发明人： S·D·唐;S·普卢居尔塔;R·J·希尔;高云飞;N·R·塔皮亚斯;杨立涛;刘海涛 -专利权人：美光科技公司
申请日： 2020-03-05 - 公布日： 2021-10-22 - 主分类号： H01L27/108 文献下载
摘要：一些实施例包含集成组合件，其具有沿着第一方向延伸且通过中介区彼此间隔的数字线。所述中介区中的每一者沿着横截面具有第一宽度。支柱从所述数据线向上延伸；所述支柱包含垂直延伸于上源极/漏极区与下源极/漏极区之间的晶体管沟道区。存储元件与所述上源极/漏极区耦合。字线沿着与所述第一方向相交的第二方向延伸。屏蔽线在所述中介区内且沿着所述第一方向延伸。所述屏蔽线可与至少一个参考电压节点耦合。一些实施例包含形成集成组合件的方法。
数字之间具有屏蔽集成组合形成方法

[发明专利]高度上延伸的晶体管、包含高度上延伸的晶体管的装置及形成包含高度上延伸的晶体管的装置的方法-CN201980070109.3在审
发明人： S·E·西利士;K·D·普拉尔;D·V·N·拉马斯瓦米;R·甘地 -专利权人：美光科技公司
申请日： 2019-10-03 - 公布日： 2021-06-04 - 主分类号： H01L27/24 文献下载
摘要：本发明揭示一种装置，其包含阵列，所述阵列包含高度上延伸的晶体管的行及列。存取线使沿所述行中的个别者的所述高度上延伸的晶体管中的多者互连。所述晶体管个别地包含上源极/漏极区域、下源极/漏极区域及高度上延伸在所述上源极/漏极区域与下源极/漏极区域之间的沟道区域。所述沟道区域包含氧化物半导体。行内绝缘材料纵向上介于所述高度上延伸的晶体管中的行内紧邻者之间。行间绝缘材料横向上介于所述高度上延伸的晶体管的所述行中的紧邻者之间。所述行内绝缘材料及所述行间绝缘材料中的至少一者包含空隙空间。
高度延伸晶体管包含装置形成方法

[实用新型]集成电路-CN202122510757.3有效
发明人： C·里韦罗;P·波伊文;F·塔耶;R·西莫拉 -专利权人：意法半导体(鲁塞)公司
申请日： 2021-10-19 - 公布日： 2022-05-10 - 主分类号： H01L27/11517 文献下载
摘要：一种用于非易失性存储器单元的存储器晶体管包括被植入半导体衬底中的源极区和漏极区。源极区与漏极区隔开。用于存储器晶体管的双栅极区在源极区与漏极区之间的半导体衬底中至少部分地在深度上延伸，并且还延伸超出该源极区和该漏极区。存储器单元还包括具有栅极区的选择晶体管，该栅极区在用于存储器晶体管的双栅极区上方部分延伸。在存储器晶体管的双栅极区上方延伸的选择晶体管的栅极区的部分具有足够大的表面以接收接触区，因此可以减少选择晶体管的栅极区在半导体衬底上方延伸的部分，以减小存储器单元的占用表面积。
集成电路

[发明专利]静电放电保护装置及其布局设计-CN201911205890.9在审
发明人：汤干绍;林廷叡;周祥明;张芳瑜 -专利权人：晶豪科技股份有限公司
申请日： 2019-11-29 - 公布日： 2021-06-01 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种用于半导体装置的静电放电(ESD)保护装置，其包括栅极、源极以及漏极，所述源极包括具有多个源极接触点的硅化部，所述漏极包括具有多个漏极接触点的硅化部，其中所述源极以及所述漏极沿装置轴线远离所述栅极延伸所述静电放电保护装置包括电阻保护氧化部，其个别地位于所述多个漏极接触点之间以及所述多个源极接触点之间的所述半导体装置上。
静电放电保护装置及其布局设计

[发明专利]非对称源极/漏极深度-CN201510187697.2有效
发明人：彭成毅;杨玉麟;何嘉政;邱荣标;李宗霖;叶致锴;张智胜;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-04-20 - 公布日： 2019-07-05 - 主分类号： H01L27/088 文献下载
摘要：一种半导体器件，包括：具有第一区和第二区的衬底；位于第一区中的n型晶体管，n型晶体管包括第一组源极/漏极部件；以及位于第二区中的p型晶体管，p型晶体管包括第二组源极/漏极部件。第二组源极/漏极部件比第一组源极/漏极部件延伸得更深。本发明涉及非对称源极/漏极深度。
对称深度

[发明专利]具有包裹环绕的硅化物的FinFET及其形成方法-CN201510492749.7有效
发明人：江国诚;蔡庆威;刘继文;王志豪;梁英強 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-08-12 - 公布日： 2019-07-16 - 主分类号： H01L29/78 文献下载
摘要：一种器件包括：延伸至半导体衬底内的隔离区，其中，位于隔离区的相对部分之间的衬底带具有第一宽度。源极/漏极区具有覆盖衬底带的部分，其中，源极/漏极区的上部具有比第一宽度更大的第二宽度。源极/漏极区的上部具有基本垂直侧壁。源极/漏极硅化物区具有接触源极/漏极区的垂直侧壁的内侧壁。本发明实施例涉及具有包裹环绕的硅化物的FinFET及其形成方法。
具有包裹环绕硅化物 finfet 及其形成方法

[发明专利]半导体器件及其制造方法-CN202210508900.1在审
发明人：王春明;王绍迪 -专利权人：北京知存科技有限公司
申请日： 2022-05-10 - 公布日： 2022-08-12 - 主分类号： H01L27/11521 文献下载
摘要：该半导体器件包括：衬底，包括存储器单元区域，存储器单元区域包括第一漏极区域、第一沟道区域和源极区域，第一沟道区域在第一漏极区域与源极区域之间延伸；第一浮置栅极，位于第一沟道区域的第一部分上方；第一擦除栅极，位于第一浮置栅极上方；第一选择栅极，位于第一沟道区域的第二部分上方，并且在第一浮置栅极的远离源极区域的一侧；第一编程通道，从第一漏极区域延伸到第一浮置栅极的面对第一选择栅极的边缘部位；第二编程通道，从第一漏极区域延伸到源极区域；以及第一擦除通道，从第一浮置栅极的面对第一擦除栅极的边缘部分延伸到第一擦除栅极。
半导体器件及其制造方法

[发明专利]存储器单元、半导体器件及其形成方法-CN202110478013.X在审
发明人：张志宇;林孟汉;杨世海;杨柏峰;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-30 - 公布日： 2021-10-19 - 主分类号： H01L27/11565 文献下载
摘要：存储器单元包括：晶体管，包括沿字线延伸的存储器膜；沟道层，沿存储器膜延伸，其中，存储器膜位于沟道层和字线之间；源极线，沿存储器膜延伸，其中，存储器膜位于源极线和字线之间；第一接触层，位于源极线上，其中，第一接触层接触沟道层和存储器膜；位线，沿存储器膜延伸，其中，存储器膜位于位线和字线之间；第二接触层，位于位线上，其中，第二接触层接触沟道层和存储器膜；以及隔离区域，位于源极线和位线之间。
存储器单元半导体器件及其形成方法

[发明专利]有源矩阵衬底、显示装置、电视接收装置、有源矩阵衬底的制造方法、以及显示装置的制造方法-CN200680029801.4有效
发明人：津幡俊英 -专利权人：夏普株式会社
申请日： 2006-05-19 - 公布日： 2008-08-13 - 主分类号： G09F9/00 文献下载
摘要：包括设置成矩阵状，构成各个像素的多个像素电极(12)；分别设置在各像素电极(12)之间，相互平行延伸的多条栅极线(1)；分别设置在各像素电极(12)之间，沿与各栅极线(1)交叉的方向延伸的多条第一源极线(3a)；分别设置在每个各像素电极(12)上，连接在该各像素电极(12)、各栅极线(1)、以及各第一源极线(3a)上的多个薄膜晶体管(5)；分别设置在各栅极线(1)之间，相互平行延伸的多条电容线(2)；分别设置在各像素电极(12)之间，与各第一源极线(3a)平行延伸的多条第二源极线(3b)。
有源矩阵衬底显示装置电视接收装置制造方法以及

[发明专利]对接接触结构-CN201910619965.1在审
发明人：徐永昌;潘昇良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-10 - 公布日： 2020-01-21 - 主分类号： H01L23/48 文献下载
摘要：在一实施例中，结构包含位于基底上的第一晶体管，第一晶体管包含第一源极或漏极区域、第一栅极、以及设置于第一栅极和第一源极或漏极区域之间的第一栅极间隔物。此结构包含位于基底上的第二晶体管，第二晶体管包含第二源极或漏极区域、第二栅极、以及设置于第二栅极和第二源极或漏极区域之间的第二栅极间隔物。此结构包含对接接触件，设置于第一源极或漏极区域上方并从第一源极或漏极区域延伸至第一栅极或第二栅极的至少之一，第一栅极间隔物的一部分延伸一距离至对接接触件中以隔开对接接触件的第一底表面与对接接触件的第二底表面
漏极区域源极接触件晶体管栅极间隔物基底接触结构延伸隔开