“源极延伸”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2368506个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN201210025734.6有效
发明人：新田恭也 -专利权人：瑞萨电子株式会社
申请日： 2012-01-31 - 公布日： 2017-03-01 - 主分类号： H01L29/78 文献下载
摘要：所述半导体器件包括LDMOS、与所述LDMOS的源极区域电耦合的源极插头、设置在所述源极插头上的源极配线、与所述LDMOS的漏极区域电耦合的漏极插头以及设置在所述漏极插头上的漏极配线。本发明设计了所述半导体器件的源极插头结构。所述半导体器件被构造成将所述漏极插头线性设置成沿Y方向延伸，所述源极插头包括多个以预定间隔沿所述Y方向排列的分离的源极插头。这样，所述源极插头的分离减少了所述源极插头与所述漏极插头之间的相对面积，由此可减少它们之间的寄生电容。
半导体器件

[实用新型]高可靠性沟槽功率MOS晶体管-CN202022576714.0有效
发明人：黄彦智;俞仲威 -专利权人：开泰半导体（深圳）有限公司
申请日： 2020-11-09 - 公布日： 2021-06-29 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开一种高可靠性沟槽功率MOS晶体管，包括：P型基体层、轻掺杂N型漂移层、重掺杂N型衬底层，位于所述P型基体层上部且在沟槽周边具有一重掺杂N型源极区，一重掺杂P型植入区位于重掺杂N型源极区外侧周边并在竖直方向延伸至重掺杂N型源极区下方，所述重掺杂P型植入区在水平且朝向沟槽方向延伸至重掺杂N型源极区正下方；所述重掺杂N型源极区上表面开有一凹槽，一绝缘介质层覆盖所述沟槽和栅极多晶硅部上表面并延伸覆盖凹槽一部分，一源极金属层覆盖于和重掺杂P型植入区上表面并延伸覆盖凹槽剩余部分。
可靠性沟槽功率 mos 晶体管

[发明专利]多指状晶体管的电阻计算方法及多指状晶体管的仿真方法-CN201510917657.9在审
发明人：何丹 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-12-10 - 公布日： 2017-06-20 - 主分类号： G06F17/50 文献下载
摘要：该多指状晶体管包括依次设置的多个栅极，以及设置于各栅极的两侧的源极和漏极，且源极和漏极依次间隔设置，该多指状晶体管包括nf个栅极，多指状晶体管在平行于栅极的延伸方向上的源漏电阻宽度为w，nf≥2，该计算方法包括以下公式nrd＝Ld/nf/w，nrd为多指状晶体管的漏极方块电阻，Ld为各漏极在垂直于栅极的延伸方向上的电阻长度之和；nrs＝Ls/nf/w，nrs为多指状晶体管的源极方块电阻，Ls为各源极在垂直于栅极的延伸方向上的电阻长度之和
多指状晶体管电阻计算方法仿真方法

[发明专利]具有低注入二极管的MOS器件-CN200810182321.2有效
发明人： A·巴哈拉;王晓彬;潘继;S-P·魏 -专利权人：万国半导体股份有限公司
申请日： 2008-11-21 - 公布日： 2009-06-24 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及具有低注入二极管的MOS器件。提供一种形成在半导体衬底上的半导体器件，其包括：漏极；覆盖所述漏极的外延层；以及有源区。所述有源区包括：本体，所述本体置于所述外延层中，并具有本体顶表面；源极，所述源极嵌入在所述本体中，并从所述本体顶表面延伸至所述本体中；栅极沟槽，所述栅极沟槽延伸至所述外延层中；栅极，所述栅极置于所述栅极沟槽中；有源区接触沟槽，所述有源区接触沟槽延伸通过所述源极且延伸至所述本体中；有源区接触电极，所述有源区接触电极置于所述有源区接触沟槽内；其中本体区的薄层将所述有源区接触电极与所述漏极分开。
具有注入二极管 mos 器件

[发明专利]半导体器件及其制造方法-CN202110475581.4在审
发明人：邱奕正;林天声;许胜福;李陈毅;钟久华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-29 - 公布日： 2021-10-29 - 主分类号： H01L27/092 文献下载
摘要：所述半导体器件具有位于衬底中的源极区及漏极区、栅极结构以及金属线。源极区在衬底中环绕漏极区。栅极结构设置在衬底上，且设置在源极区与漏极区之间。栅极结构环绕漏极区。金属线位于源极区及漏极区以及栅极结构上方且电连接到漏极区或源极区。源极区包括掺杂区，所述掺杂区具有位于所述掺杂区的两个相对端部之间的断开区。金属线从漏极区延伸、跨越栅极结构且跨越断开区并超过源极区。
半导体器件及其制造方法

[发明专利]半导体装置-CN202211241779.7在审
发明人：许洋;赵南奎;金锡勳;金容丞;朴判貴;申东石;李相吉;李始炯 -专利权人：三星电子株式会社
申请日： 2022-10-11 - 公布日： 2023-05-09 - 主分类号： H01L27/092 文献下载
摘要：提供了一种半导体装置，所述半导体装置包括：多个鳍式图案，在基底上在第一方向上彼此间隔开并在第二方向上延伸；场绝缘层，覆盖多个鳍式图案的侧壁并设置在鳍式图案之间；源极/漏极图案，在场绝缘层上连接到多个鳍式图案，源极/漏极图案包括分别连接到鳍式图案的底表面和将底表面彼此连接的至少一个连接表面；以及密封绝缘图案，沿着源极/漏极图案的连接表面和场绝缘层的上表面延伸，其中，源极/漏极图案包括掺杂有p型杂质的硅锗图案
半导体装置

[发明专利]基于金属栅极工艺的低成本闪速存储器制造流程-CN201680045464.1有效
发明人： N·谭;W·田 -专利权人：德克萨斯仪器股份有限公司
申请日： 2016-08-05 - 公布日： 2022-06-14 - 主分类号： H01L27/11521 文献下载
摘要：感测晶体管(108)的源极/漏极区(138)在浮栅(130)下方延伸使得源极区与漏极区隔开小于200纳米的感测沟道长度(126)。浮栅(130)的宽度至少为400纳米，则感测晶体管(108)的源极/漏极区(138)在浮栅(130)下方在每侧上延伸至少100纳米。在形成浮栅(130)之前，通过形成感测晶体管源极区和漏极区(138)来形成集成电路(100)。
基于金属栅极工艺低成本存储器制造流程

[发明专利]一种具有新型漏极场板的GaN基HEMT器件及其制备方法-CN202210726936.7在审
发明人：袁嵩;张世杰;江希;姜涛;严兆恒;何艳静;弓小武 -专利权人：西安电子科技大学
申请日： 2022-06-24 - 公布日： 2022-09-23 - 主分类号： H01L29/40 文献下载
摘要：本发明公开了一种具有新型漏极场板的GaN基HEMT器件及其制备方法，所述器件包括自下而上依次堆叠设置的衬底、AlN成核层、GaN过渡层和势垒层，其中，在势垒层的上表面两端分别设置有源极和漏极，源极和漏极之间设置有栅极，在源极和漏极外侧分别形成向下延伸至AlN成核层上表面或内部的台面；在势垒层上表面均覆盖有钝化层；钝化层的上表面包括弯折形的漏极场板，漏极场板的一端延伸至源极上方，另一端延伸至漏极上方，漏极场板与漏极电气连接；在漏极场板的上表面以及钝化层其余区域上表面覆盖有保护层。本发明利用弯折形漏极场板连接漏电极，在较短的漏源间距下优化电场分布，有效提高了器件的长期可靠性及击穿效率。
一种具有新型漏极场板 gan hemt 器件及其制备方法

[发明专利]半导体器件及其形成方法-CN202210781059.3在审
发明人：周沛瑜;许家铭;李资良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-04 - 公布日： 2022-12-02 - 主分类号： H01L21/8238 文献下载
摘要：方法包括在衬底上方形成栅极结构；邻近栅极结构形成源极/漏极区域；在源极/漏极区域上方形成第一层间电介质(ILD)；形成延伸穿过第一ILD的接触插塞，该接触插塞电接触源极/漏极区域；在接触插塞上形成硅化物层；形成在第一ILD和硅化物层上方延伸的第二ILD；蚀刻延伸穿过第二ILD和硅化物层的开口以暴露接触插塞，其中，硅化物层在开口的蚀刻期间用作蚀刻停止；以及在开口中形成电接触该接触插塞的导电部件。
半导体器件及其形成方法

[发明专利]金属氧化物半导体晶体管的制作方法-CN200610084223.6有效
发明人：蓝邦强;蔡振华;林育信;蔡宗龙;蔡成宗 -专利权人：联华电子股份有限公司
申请日： 2006-05-29 - 公布日： 2007-12-05 - 主分类号： H01L21/336 文献下载
摘要：再者，在栅极结构的两侧形成多个外延层，且外延层位于牺牲间隙壁的外侧，之后去除牺牲间隙壁，并在偏间隙壁外侧的基底中以及外延层中形成多个漏极/源极延伸区。由于本发明的源极/漏极延伸区在选择性外延工艺之后制作，所以选择性外延工艺的高温不会破坏源极/漏极延伸区。
金属氧化物半导体晶体管制作方法

[发明专利]半导体装置的制造方法-CN202010165588.1在审
发明人：林资敬;吴卓斌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-03-11 - 公布日： 2020-12-01 - 主分类号： H01L21/336 文献下载
摘要：在半导体装置中形成源极/漏极区域的方法，以及包括以该方法形成的源极/漏极区域的半导体装置。在一实施例中，方法包括蚀刻半导体鳍片以形成第一凹槽，半导体鳍片定义第一凹槽的侧壁及底部表面，半导体鳍片在第一方向上延伸；在第一凹槽中形成包括单一连续材料的源极/漏极区域，单一连续材料自第一凹槽的底部表面延伸至高于半导体鳍片的顶部表面，形成源极/漏极区域的前驱物气体包括磷化氢(PH3)，并包括砷化氢(AsH3)或单甲基硅甲烷(CH6Si)中至少一者；以及在相邻于源极/漏极区域的半导体鳍片上形成在垂直于第一方向的第二方向上延伸的栅极。
半导体装置制造方法

[发明专利]像素结构-CN201710310752.1在审
发明人：蔡学宏;陈蔚宗;王裕霖;林柏辛 -专利权人：元太科技工业股份有限公司
申请日： 2017-05-05 - 公布日： 2018-11-13 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种像素结构，包含基板、栅极、电容电极、第一绝缘层、主动层、漏极以及源极以及延伸电极。栅极设置基板上。电容电极设置于基板上，并与栅极分离。漏极以及源极设置于主动层上且彼此分隔。延伸电极从漏极或源极延伸入凹陷中。此凹陷能够缩短延伸电极与电容电极的距离，从而增加储存电容的值。
电容电极绝缘层凹陷储存电容延伸电极主动层基板漏极馈通电压像素结构源极源极延伸负相关分隔覆盖

[实用新型]集成电子器件-CN201720168557.5有效
发明人： A·蒙罗伊阿奎里;G·伯特兰德;P·卡瑟琳;R·保兰 -专利权人：意法半导体有限公司
申请日： 2017-02-23 - 公布日： 2017-11-03 - 主分类号： H01L29/78 文献下载
摘要：集成电子器件具有绝缘体上硅类型的衬底或者至少一个晶体管(TR)，该至少一个晶体管被形成在该衬底的半导体膜(1)中和该半导体膜上并且具有第一导电类型的漏极区域(D)和源极区域(S)；第二导电类型的位于栅极区域下方的衬底区域(5)；以及在该源极区域(S)、该栅极区域(G)和该漏极区域(D)上的多个接触区。该晶体管(TR)还包括延伸区域(6)，该延伸区域横向地延续该衬底区域超出该源极区域(S)和该漏极区域(D)并且通过具有该第一导电类型的邻接区域(61)与该源极区域(S)相接触地邻接，从而电连接该源极区域和该衬底区域
集成电子器件

[发明专利]用于功率MOSFET的镜像装置结构和制造方法-CN202010425982.4在审
发明人：覃甘明;李峰;维什努·克姆卡;莫安斯·齐图尼;塔努杰·萨克塞纳 -专利权人：恩智浦美国有限公司
申请日： 2020-05-19 - 公布日： 2020-11-20 - 主分类号： H01L29/78 文献下载
摘要：主FET包括第一栅极沟槽、第二导电类型的第一源极区以及第一导电类型的第一体注入区，第一源极区与第一栅极沟槽相邻，第一体注入区延伸到与第一源极区相邻并插置于第一源极区之间的体区中。镜像装置包括第二栅极沟槽、第二导电类型的第二源极区、第一导电类型的第二体注入区以及第一导电类型的链接元件，第二源极区与第二栅极沟槽相邻，第二体注入区延伸到与第二源极区相邻并插置于第二源极区之间的体区中，
用于功率 mosfet 装置结构制造方法

[发明专利]显示面板及显示装置-CN201210165514.3有效
发明人：和津田启史;奥规夫 -专利权人：奇美电子股份有限公司;群康科技(深圳)有限公司
申请日： 2012-05-25 - 公布日： 2012-11-28 - 主分类号： G02F1/1362 文献下载
摘要：本发明提出一种显示面板，包括多条栅极线、多条源极线、以及多个像素单元。每一栅极线在第一方向上延伸，而每一源极线在与第一方向交错的第二方向上延伸。多个像素单元配置形成显示阵列。每一像素单元耦接连续配置的三条栅极线以及连续配置的三条源极线。每一像素单元包括多个像素。关于每一像素单元，介于任一组两相邻的栅极线之间的像素耦接相异的栅极线以及相异的源极线。关于每一像素单元，介于一组两相邻的源极线之间的像素耦接相同的栅极线以及相异的源极线，而介于另一组两相邻的源极线之间的像素耦接相异的栅极线以及相异的源极线。
显示面板显示装置