“掺杂区位置”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3998591个，建议您升级VIP下载更多相关专利

[发明专利]一种栅控快速离化晶体管及其对称结构-CN202111350203.X在审
发明人：汤晓燕;郭登耀;宋庆文;张玉明 -专利权人：西安电子科技大学
申请日： 2021-11-15 - 公布日： 2022-04-08 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种栅控快速离化晶体管，自下而上依次包括：阴极金属、衬底、外延层、阳极金属以及栅金属；其中，外延层内部设有第一掺杂区、第二掺杂区、第三掺杂区以及第四掺杂区；其中，第一掺杂区和第二掺杂区相邻，第三掺杂区位于第二掺杂区内，第四掺杂区位于第三掺杂区内；阳极金属位于第四掺杂区上方；栅金属位于第三掺杂区和第一掺杂区之间的外延层上方，且栅金属与外延层之间还设有栅极和栅介质层。
一种快速晶体管及其对称结构

[发明专利]金半接触器件的结构、制造方法及电子设备-CN202210454849.0在审
发明人：曾健忠 -专利权人：天狼芯半导体（成都）有限公司
申请日： 2022-04-24 - 公布日： 2022-08-12 - 主分类号： H01L29/06 文献下载
摘要：一种金半接触器件的结构、制造方法及电子设备，属于半导体技术领域，通过包括衬底、边缘环结构和金属层；边缘环结构位于衬底中；金属层覆盖衬底且显露边缘环结构；其中，边缘环结构包括n个离子掺杂阱区；n为大于1的自然数；第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数；由于金属层覆盖所述衬底且显露所述边缘环结构，同时，边缘环结构包括n个离子掺杂阱区；第i离子掺杂阱区位于第i+1离子掺杂阱区中；使得金属层的边缘因嵌套的离子掺杂阱区形成逐渐减弱的电场分布
接触器件结构制造方法电子设备

[发明专利]一种钴掺杂的非晶碳膜/GaAs/Ag光敏电阻器件及其制备方法-CN201410069877.6有效
发明人：翟章印;俞阿龙;张佳 -专利权人：淮阴师范学院
申请日： 2014-02-28 - 公布日： 2014-05-14 - 主分类号： H01L31/0264 文献下载
摘要：本发明提出了一种钴掺杂的非晶碳膜/GaAs/Ag光敏电阻器件及其制备方法。该方法以硅掺杂的n型GaAs基片作为底层，底层上预设两个电极区位，在一个电极区位的基片上，制备Co掺杂的a-C膜，在Co掺杂的a-C膜上，再采用真空热蒸发方法蒸镀Ag层；在底层上另一个电极区位的基片上直接蒸镀
一种掺杂非晶碳膜 gaas ag 光敏电阻器件及其制备方法

[实用新型]高性能绝缘栅双极型晶体管器件-CN202022423674.6有效
发明人：郭家铭;俞仲威;黄国伦;张朝宗 -专利权人：开泰半导体（深圳）有限公司
申请日： 2020-10-27 - 公布日： 2021-06-25 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开一种高性能绝缘栅双极型晶体管器件，包括：P型掺杂阱层、轻掺杂N型漂移层、轻掺杂N型缓冲层和重掺杂P型集电区层；位于第一沟槽、第二沟槽之间且在P型掺杂阱层上部沿水平方向设置有重掺杂P型源极区、重掺杂N型源极区，所述重掺杂P型源极区位于第二沟槽的周边，所述重掺杂N型源极区位于第一沟槽的周边，所述重掺杂N型源极区与重掺杂P型源极区的宽度相同；P型掺杂阱层中部和上部分别设置有N型掺杂阱层、P型掺杂基区层，所述重掺杂P型源极区、重掺杂N型源极区均位于P型掺杂基区层的上。
性能绝缘栅双极型晶体管器件

[发明专利]高压金氧半导体组件及其制作方法-CN200810170533.9有效
发明人：涂高维 -专利权人：尼克森微电子股份有限公司
申请日： 2008-10-17 - 公布日： 2010-06-09 - 主分类号： H01L29/78 文献下载
摘要：一种高压金氧半导体组件，包括一第一导电型的本体、一导电结构、一第二导电型的第一井区、一第一导电型的源极掺杂区与一第二导电型的第二井区。其中，导电结构具有一第一延伸部与一第二延伸部。第一井区位于本体内，位于第二延伸部的下方，并且，第一井区与第一延伸部间隔一预设距离。源极掺杂区位于第一井区内。第二井区位于本体内，由第一延伸部的底部延伸至一漏极掺杂区附近。
高压半导体组件及其制作方法

[发明专利]横向双重扩散式金属氧化物半导体晶体管及其制造方法-CN201410224706.6在审
发明人：林正基;苏醒;朱建文;连士进;叶清本 -专利权人：旺宏电子股份有限公司
申请日： 2005-11-29 - 公布日： 2014-08-06 - 主分类号： H01L29/78 文献下载
摘要：漏极区位于第一阱区中。具有第一导电型杂质的第二阱区，位于部分衬底中。源极区位于第二阱区中，源极区包括轻掺杂源极区以及重掺杂源极区，都由衬底的上表面向下延伸，轻掺杂源极区的深度大于重掺杂源极区。
横向双重扩散金属氧化物半导体晶体管及其制造方法

[发明专利]横向双重扩散式金属氧化物半导体晶体管及其制造方法-CN200510126971.1无效
发明人：林正基;苏醒;朱建文;连士进;叶清本 -专利权人：旺宏电子股份有限公司
申请日： 2005-11-29 - 公布日： 2007-06-13 - 主分类号： H01L29/78 文献下载
摘要：漏极区位于第一阱区中。具有第一导电型杂质的第二阱区，位于部分衬底中。源极区位于第二阱区中，源极区包括轻掺杂源极区以及重掺杂源极区，都由衬底的上表面向下延伸，轻掺杂源极区的深度大于重掺杂源极区。
横向双重扩散金属氧化物半导体晶体管及其制造方法

[发明专利]一种带有非连续型P+屏蔽层的SiC UMOSFET及其制备方法-CN202310866242.8在审
发明人：宋庆文;王晨谕;李靖域;袁昊;汤晓燕;张玉明;何晓宁;肖雨佳 -专利权人：西安电子科技大学;陕西半导体先导技术中心有限公司
申请日： 2023-07-14 - 公布日： 2023-08-11 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种带有非连续型P+屏蔽层的SiC UMOSFET及其制备方法，UMOSFET包括：衬底层；N型漂移层，位于衬底层的上表面；P‑掺杂区位于N型漂移层的表层中；N+掺杂区位于P‑掺杂区的表层中；多边形环形沟槽，位于N+掺杂区的四周，深度大于N+掺杂区和P‑掺杂区的厚度之和；多个屏蔽层，分别位于多边形环形沟槽的每个拐角处；P+柱，位于N+掺杂区的中部，贯穿N+掺杂区和P‑掺杂区，并延伸至N型漂移层之中
一种带有连续屏蔽 sic umosfet 及其制备方法

[发明专利]双向可控硅静电放电保护结构及SOI结构-CN201910138043.9有效
发明人：蔡小五;罗家俊;陆江;卜建辉;赵海涛;曾传滨;刘海南 -专利权人：中国科学院微电子研究所
申请日： 2019-02-25 - 公布日： 2021-04-06 - 主分类号： H01L27/02 文献下载
摘要：本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：深N型掺杂区设置在P衬底内；在深N型掺杂区内设置有第一P型掺杂区、第二P型掺杂区、N型掺杂区、第三P型掺杂区和第四P型掺杂区；在第一P型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二P型重掺杂区，第二P型重掺杂区位于第一P型掺杂区和深N型掺杂区的交界处；在第四P型掺杂区内设置有第三P型重掺杂区、第二N型重掺杂区和第四P型重掺杂区，第三P型重掺杂区位于第四P型掺杂区和深N型掺杂区的交界处；第二P型掺杂区和第三P型掺杂区的上方均设置有一场氧化层；在深N型掺杂区的上方且位于两个场氧化层之间设置有栅氧化层。
双向可控硅静电放电保护结构 soi

[实用新型]背接触太阳能电池-CN202122442968.8有效
发明人：吴翔;李翔虹;屈小勇;高嘉庆;张博;李跃恒;刘军保 -专利权人：青海黄河上游水电开发有限责任公司西宁太阳能电力分公司;青海黄河上游水电开发有限责任公司西安太阳能电力分公司;国家电投集团黄河上游水电开发有限责任公司;青海黄河上游水电开发有限责任公司
申请日： 2021-10-11 - 公布日： 2022-04-15 - 主分类号： H01L31/0224 文献下载
摘要：提供了一种背接触太阳能电池，其包括：硅片衬底，其具有正面和背面；掺杂层，包括第一掺杂区和第二掺杂区，且依次交替呈直线排列位于硅片衬底的背面上；第一钝化层，位于掺杂层上；第三掺杂区和第四掺杂区，位于第一钝化层内，并且，第三掺杂区位于第一掺杂区上，第四掺杂区位于第二掺杂区上；前表面场层，位于硅片衬底的正面上；第二钝化层，位于前表面场层上；金属电极，所述金属电极穿透第一钝化层的表面与第三掺杂区，和/或第四掺杂区形成欧姆接触
接触太阳能电池

[发明专利]具有控制栅保护层的分离栅器件及其制造方法-CN202010888222.7在审
发明人：章文通;祖健;朱旭晗;方冬;乔明;李肇基;张波 -专利权人：电子科技大学;电子科技大学广东电子信息工程研究院
申请日： 2020-08-28 - 公布日： 2021-01-01 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种具有控制栅保护层的分离栅器件及其制造方法，包括第一导电类型衬底，第一导电类型漂移区，第二导电类型阱区，重掺杂第一导电类型区，重掺杂第二导电类型区，第二导电类型区，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，第五介质氧化层，控制栅多晶电极，分离栅多晶电极，源极金属接触；所述第二导电类型区位于重掺杂第二导电类型区下方作为控制栅保护层，在关态耐压时将原本指向控制栅的电场线转移至该第二导电类型区的电离负电荷，成功降低了控制栅靠近漂移区位置的电场峰值，消除了该处可能存在的提前击穿。
具有控制保护层分离器件及其制造方法

[发明专利]用于改善短沟道效应的方法以及半导体结构-CN201610970759.1有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-10-28 - 公布日： 2020-08-07 - 主分类号： H01L21/336 文献下载
摘要：一种用于改善短沟道效应的方法以及半导体结构，包括：提供包括NMOS区域的基底；在基底上形成栅极结构；在NMOS区域栅极结构两侧基底内形成N区凹槽；在N区凹槽的侧壁和底部上依次形成至少一层N型底部掺杂外延层和N型顶部掺杂外延层，N型顶部掺杂外延层的掺杂浓度大于N型底部掺杂外延层的掺杂浓度；N型底部掺杂外延层为多层时，依次形成多层N型底部掺杂外延层的步骤中，多层N型底部掺杂外延层中各层的掺杂浓度逐渐增加；N型底部掺杂外延层和N型顶部掺杂外延层构成N型掺杂外延层。本发明形成具有浓度梯度的N型掺杂外延层，因此N型掺杂外延层靠近器件沟道区位置处的掺杂浓度较小，从而改善了器件的短沟道效应。
用于改善沟道效应方法以及半导体结构

[发明专利]CMOS图像传感器及其形成方法-CN201810083071.0在审
发明人：何玉坤;何延强;林宗德;黄仁德 -专利权人：德淮半导体有限公司
申请日： 2018-01-29 - 公布日： 2018-06-22 - 主分类号： H01L27/146 文献下载
摘要：一种CMOS图像传感器及其形成方法，所述方法包括：提供半导体衬底；对所述半导体衬底进行离子注入，以在所述半导体衬底内形成光电二极管掺杂区，所述光电二极管掺杂区包括浅掺杂区和深掺杂区，其中，所述深掺杂区自所述浅掺杂区底部两侧伸出，或者所述深掺杂区位于所述浅掺杂区的两侧，所述浅掺杂区和深掺杂区的掺杂类型相同且与所述半导体衬底的掺杂类型相反；在所述半导体衬底的表面形成栅极，所述浅掺杂区位于所述栅极一侧的所述半导体衬底内；在所述栅极另一侧的所述半导体衬底内形成浮置扩散区，所述浮置扩散区的掺杂类型与所述半导体衬底的掺杂类型不同。
衬底半导体浅掺杂区掺杂类型深掺杂区光电二极管掺杂区浮置扩散区表面形成栅极光电二极管输出图像离子伸出

[发明专利]半导体结构及其制备方法-CN202011216944.4有效
发明人：颜逸飞;冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2020-11-04 - 公布日： 2022-05-03 - 主分类号： H01L27/108 文献下载
摘要：本发明提供了一种半导体结构及其制备方法中，衬底中形成有沿第一预定方向延伸的有源区，所述有源区从所述衬底的表面延伸至所述衬底的第一设定深度位置；多条字线结构位于所述衬底中，且沿着第二预定方向延伸以穿过相应的有源区，所述字线结构从所述衬底的表面延伸至所述衬底的第二设定深度位置，所述第二设定深度位置低于所述第一设定深度位置；多个辅助掺杂区位于所述衬底中并围绕对应的字线结构，每个所述辅助掺杂区均位于所述第一设定深度位置及所述第二设定深度位置之间如此，即能够利用所述辅助掺杂区改善字线结构和有源区之间的漏电流现象。
半导体结构及其制备方法

[实用新型]半导体结构-CN202022539624.4有效
发明人：颜逸飞;冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2020-11-04 - 公布日： 2021-07-23 - 主分类号： H01L27/108 文献下载
摘要：本实用新型提供了一种半导体结构中，衬底中形成有沿第一预定方向延伸的有源区，所述有源区从所述衬底的表面延伸至所述衬底的第一设定深度位置；多条字线结构位于所述衬底中，且沿着第二预定方向延伸以穿过相应的有源区，所述字线结构从所述衬底的表面延伸至所述衬底的第二设定深度位置，所述第二设定深度位置低于所述第一设定深度位置；多个辅助掺杂区位于所述衬底中并围绕对应的字线结构，每个所述辅助掺杂区均位于所述第一设定深度位置及所述第二设定深度位置之间如此，即能够利用所述辅助掺杂区改善字线结构和有源区之间的漏电流现象。
半导体结构