专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果3998591个,建议您升级VIP下载更多相关专利
  • [发明专利]静电防护装置-CN201310295650.9在审
  • 郑朝华;陈伟斯 - 联华电子股份有限公司
  • 2013-07-15 - 2015-01-21 - H01L27/02
  • 本发明公开一种静电防护装置,其包含:一基底具有一第一导电型态,一掺杂阱具有一第二导电型态并且设置于基底中,一第一掺杂区具有第一导电型态并且设置于掺杂阱中,一第二掺杂区具有第一导电型态并且设置基底中,其中部分第二掺杂区位掺杂阱中,剩余部分的第二掺杂区不接触掺杂阱,一正面端点电性连结第一掺杂区以及一反面端点位于基底的一反面。
  • 静电防护装置
  • [发明专利]一种雪崩探测器及制备方法-CN202110481115.7有效
  • 刘曼文;李志华 - 中国科学院微电子研究所
  • 2021-04-30 - 2023-01-24 - H01L31/107
  • 本发明公开了一种雪崩探测器,包括:衬底层、倍增区、第一电极区、第二电极区及隔离结构;所述倍增区、所述第一电极区及所述第二电极区均形成在所述衬底层中;所述倍增区和所述第一电极区位于所述衬底层的中部,且所述倍增区位于所述第一电极区的下方,且厚度为2‑3微米;所述第二电极区为环状结构,且环绕所述倍增区和所述第一电极区;所述隔离结构位于所述第一电极区和所述第二电极区之间;所述第一电极区的掺杂类型与所述第二电极区的掺杂类型不同,且所述第一电极区的掺杂浓度大于所述第二电极区的掺杂浓度
  • 一种雪崩探测器制备方法
  • [发明专利]高压功率集成电路隔离结构-CN200610098373.2无效
  • 易扬波;徐申;李海松;孙伟锋;夏晓娟;李杰;时龙兴 - 东南大学
  • 2006-12-15 - 2007-07-11 - H01L27/092
  • 本发明公开了一种适用于体硅工艺功率集成电路高压器件与低压器件之间隔离的高压功率集成电路隔离结构,包括:P型衬底,在P型衬底设有N型外延,在N型外延上设有2块场氧化层,在N型外延上设有重掺杂N型区且该重掺杂N型区位于2块场氧化层之间,在N型外延内设有2个P型隔离阱,该2个P型隔离阱分别位于2块场氧化层的下方,并且该2个P型隔离阱将N型外延分隔成3块,上述重掺杂N型区位于2个P型隔离阱之间,在2个P型隔离阱的上端分别设有重掺杂P型区,上述重掺杂N型区及重掺杂P型区与零电位相连接。
  • 高压功率集成电路隔离结构
  • [实用新型]高压功率集成电路隔离结构-CN200620165096.8无效
  • 易扬波;徐申;李海松;孙伟锋;夏晓娟;李杰;时龙兴 - 东南大学
  • 2006-12-15 - 2007-12-19 - H01L27/092
  • 本实用新型公开了一种适用于体硅工艺功率集成电路高压器件与低压器件之间隔离的高压功率集成电路隔离结构,包括:P型衬底,在P型衬底设有N型外延,在N型外延上设有2块场氧化层,在N型外延上设有重掺杂N型区且该重掺杂N型区位于2块场氧化层之间,在N型外延内设有2个P型隔离阱,该2个P型隔离阱分别位于2块场氧化层的下方,并且该2个P型隔离阱将N型外延分隔成3块,上述重掺杂N型区位于2个P型隔离阱之间,在2个P型隔离阱的上端分别设有重掺杂P型区,上述重掺杂N型区及重掺杂P型区与零电位相连接。
  • 高压功率集成电路隔离结构
  • [发明专利]半导体器件及其制作方法-CN202210160864.4在审
  • 章纬;杜青松 - 长鑫存储技术有限公司
  • 2022-02-22 - 2023-09-01 - H01L29/06
  • 本申请实施例提供一种半导体器件及其制作方法,其中,所述半导体器件至少包括:半导体衬底和位于所述半导体衬底表面的存储单元;所述半导体衬底包括阱区、隔离结构、第一掺杂区和第二掺杂区;所述隔离结构、所述第一掺杂区和第二掺杂区位于所述阱区内,且所述隔离结构至少位于所述第一掺杂区和所述第二掺杂区之间;所述存储单元位于所述第二掺杂区的顶表面并与所述第二掺杂区电连接。
  • 半导体器件及其制作方法
  • [发明专利]一种静电保护用LEMDS_SCR器件-CN201710991134.8在审
  • 张立国;孟庆晓;傅博 - 深圳震有科技股份有限公司
  • 2017-10-23 - 2018-04-20 - H01L27/02
  • 本发明公开了一种静电保护用LEMDS_SCR器件,包括深埋氧层、P型陷区、衬底和N型漂移区,所述衬底位于所述深埋氧层的上方,所述P型陷区和N型漂移区位于所述衬底的表面,所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区,所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区,所述嵌入的P+注入区位于N型漂移区里面。本发明通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区,使得N+区域/P+注入区率先发生雪崩击穿,产生的大量非平衡载流子再进一步去触发N漂移区/P+衬底的反向PN结,从而使得寄生SCR加速开启,将瞬态的过冲电压钳位在一个安全的值
  • 一种静电保护lemds_scr器件
  • [发明专利]半导体结构-CN201910043368.9有效
  • 林庭佑;涂祈吏;许书维 - 世界先进积体电路股份有限公司
  • 2019-01-17 - 2022-09-23 - H01L27/088
  • 本发明提供一种半导体结构,包含:半导体基底、埋置层、一对第一阱、第二阱、体掺杂区、以及第一重掺杂区。此半导体基底具有第一导电类型。此埋置层位于此半导体基底上且具第二导电类型。此体掺杂区位于此第二阱中,其具有此第一导电类型。此第一重掺杂区位于此体掺杂区中,其具有第一导电类型。在上视图中,此第一重掺杂区以及此对第一阱沿着第一方向延伸,并且此第一重掺杂区延伸超出此对第一阱的二个相反边缘。本发明可改善晶体管的导通均匀性、改善阱之间的漏电流、以及降低电阻与主动区面积。
  • 半导体结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top