专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果15641753个,建议您升级VIP下载更多相关专利
  • [发明专利]身体冲浪衣服-CN201080016205.9有效
  • 尼古拉斯·诺埃尔·加德勒 - 尼古拉斯·诺埃尔·加德勒
  • 2010-12-14 - 2012-03-21 - A41D7/00
  • 本文描述了为身体冲浪者提供工具来稳定其漂浮和控制其在波浪的方向/位置的用于身体冲浪的装置和方法。根据一个方面,身体冲浪装置包括具有躯干部和腿的紧身衣服;位于躯干部的多个;以及侧向位于腿上的一个或多个最好通过粘合剂或机械装置连接到紧身衣服,且和衣服最好被浮力层覆盖,浮力层具有1mm的最小厚度。
  • 身体冲浪衣服
  • [发明专利]集成电路装置的形成方法-CN201910870889.1在审
  • 蔡宗裔;李宗霖;陈燕铭 - 台湾积体电路制造股份有限公司
  • 2019-09-16 - 2020-04-03 - H01L21/8234
  • 公开了包括不同型态的场效晶体管所用的隔离衬垫层的集成电路装置与相关的制作方法。例示性的方法包括在基板上进行蚀刻制程,以形成多个第一沟槽以定义第一区中的多个第一,以及多个第二沟槽以定义第二区中的多个第二。形成氧化衬垫层于第一区中的第一与第二区中的第二。形成氮化衬垫层于第一区与第二区中的氧化衬垫层。在自第一区移除氮化衬垫层之后,形成隔离材料于氧化衬垫层与氮化衬垫层,以填入第一沟槽与第二沟槽中。使隔离材料、氧化衬垫层、与氮化衬垫层凹陷,以形成第一隔离结构(隔离材料与氧化衬垫层)与第二隔离结构(隔离材料、氮化衬垫层、与氧化衬垫层)。
  • 集成电路装置形成方法
  • [发明专利]具有背面外延生长的二极管结构-CN202211473160.9在审
  • P·马吉;A·默西;C·邦伯格;K·甘古利 - 英特尔公司
  • 2022-11-21 - 2023-07-14 - H01L27/06
  • 在示例中,一种二极管器件包括通过绝缘阻挡部隔开的由半导体材料构成的单独或主体。所述或主体之一掺杂有n型掺杂剂,而另一或主体则掺杂有p型掺杂剂。第一和第二或主体中的每者包括位于其的包括具有更高掺杂剂浓度的对应掺杂剂类型的外延生长区域。此外,第一和第二中的每者包括位于背面(例如,位于所述或主体之下)的另一外延生长区域,其与位于所述或主体的相反侧的外延区域相比具有对应掺杂剂类型,但是具有较低掺杂剂浓度。
  • 具有背面外延生长二极管结构
  • [发明专利]半导体装置-CN202110346506.8在审
  • 耿文骏;徐国修;杨智铨;洪连嵘;王屏薇 - 台湾积体电路制造股份有限公司
  • 2021-03-31 - 2021-11-02 - H01L27/11
  • 半导体装置包括第一源极/漏极结构、第二源极/漏极结构、第三源极/漏极结构、第一虚置以及第二虚置。第一虚置沿着方向位于第一源极/漏极结构与第二源极/漏极结构之间,以隔离第一源极/漏极结构与第二源极/漏极结构;第二虚置沿着方向位于第二源极/漏极结构与第三源极/漏极结构之间,以隔离第二源极/第一虚置包括外侧介电层、内侧介电层位于外侧介电层与第一盖层位于外侧介电层与内侧介电层。第二虚置包括底部与第二盖层位于底部
  • 半导体装置
  • [发明专利]纳米尺度模板结构的Ⅲ族-N晶体管-CN201810011903.8有效
  • H·W·田;S·达斯古普塔;M·拉多萨夫列维奇;B·舒金;S·K·加德纳;S·H·宋;R·S·周 - 英特尔公司
  • 2013-06-24 - 2022-06-07 - H01L21/02
  • 本发明描述了纳米尺度模板结构的Ⅲ族‑N晶体管。Ⅲ‑N半导体沟道形成在Ⅲ‑N过渡层,Ⅲ‑N过渡层形成在诸如侧壁的硅模板结构的(111)或(110)表面上。在实施例中,硅具有可与Ⅲ‑N外延膜厚度相比拟的宽度,以实现更兼容的晶种层,允许较低的缺陷密度和/或减小的外延膜厚度。在实施例中,过渡层为GaN并且半导体沟道包括铟(In),以增大半导体沟道的导带与硅的导带的偏离。在其它实施例中,是牺牲性的并且在晶体管制造期间被去除或氧化,或者通过其它方式被转换成电介质结构。在采用牺牲的某些实施例中,Ⅲ‑N过渡层和半导体沟道大体是纯GaN,允许击穿电压高于存在硅的情况下可维持的击穿电压。
  • 纳米尺度模板结构晶体管
  • [发明专利]纳米尺度模板结构的Ⅲ族‑N晶体管-CN201380060176.X有效
  • H·W·田;S·达斯古普塔;M·拉多萨夫列维奇;B·舒金;S·K·加德纳;S·H·宋;R·S·周 - 英特尔公司
  • 2013-06-24 - 2018-02-16 - H01L29/78
  • 本发明描述了纳米尺度模板结构的Ⅲ族‑N晶体管。Ⅲ‑N半导体沟道形成在Ⅲ‑N过渡层,Ⅲ‑N过渡层形成在诸如侧壁的硅模板结构的(111)或(110)表面上。在实施例中,硅具有可与Ⅲ‑N外延膜厚度相比拟的宽度,以实现更兼容的晶种层,允许较低的缺陷密度和/或减小的外延膜厚度。在实施例中,过渡层为GaN并且半导体沟道包括铟(In),以增大半导体沟道的导带与硅的导带的偏离。在其它实施例中,是牺牲性的并且在晶体管制造期间被去除或氧化,或者通过其它方式被转换成电介质结构。在采用牺牲的某些实施例中,Ⅲ‑N过渡层和半导体沟道大体是纯GaN,允许击穿电压高于存在硅的情况下可维持的击穿电压。
  • 纳米尺度模板结构晶体管

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top