“堆叠层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2557163个，建议您升级VIP下载更多相关专利

[发明专利]激光器装置-CN201910169912.4在审
发明人：马丁·莫拉尔 -专利权人：弗劳恩霍夫应用研究促进协会
申请日： 2019-03-06 - 公布日： 2019-09-17 - 主分类号： H01S5/12 文献下载
摘要：一种包括层堆叠的分布反馈激光器，该层堆叠包括p层、n层，其布置成构成pn结，在它们之间具有有源层。在层堆叠中，布置有折射率耦合光栅层或光栅层，其包括第一、第二和第三光栅部分。第一、第二和第三光栅部分沿着层堆叠的横向尺寸不对称地布置，其中，第二光栅部分构成为没有光栅结构。
层堆叠光栅分布反馈激光器激光器装置光栅结构耦合光栅不对称光栅层折射率源层

[发明专利]基于纳米片堆叠结构的生化传感器及其制作方法-CN201711398837.6在审
发明人：张青竹;屠海令;魏峰;赵鸿滨;杜军 -专利权人：北京有色金属研究总院
申请日： 2017-12-21 - 公布日： 2019-06-28 - 主分类号： H01L21/56 文献下载
摘要：本发明公开了一种基于纳米片堆叠结构的生化传感器及其制作方法。该生化传感器包括：SOI衬底、通过选择性刻蚀由牺牲层/敏感材料层构成的多堆叠层而形成的具有敏感材料的多层悬空堆叠结构、形成在多层悬空堆叠结构上的阳电极和阴电极、附着在多层悬空堆叠结构表面的以活性基团结尾的活性薄膜其制作方法包括：清洗硅片；生长牺牲层/敏感材料层的多堆叠层；图形化多堆叠层；制作电极；选择性刻蚀多堆叠层中的牺牲层部分；活性试剂修饰。
生化传感器堆叠结构堆叠层牺牲层多层正极可调电压源敏感材料层选择性刻蚀负极悬空电流表纳米片阳电极阴电极制作活性薄膜活性基团活性试剂敏感材料批量制造灵敏度电极低成本图形化硅片衬底附着修饰结尾清洗生长

[发明专利]包括贯穿存储器层级通孔结构的三维存储器器件及其制造方法-CN202080081433.8在审
发明人：岩井高崎;大津良孝;时田博文;金泽纯平;大井久和;松冈博则;松野光一 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-12-28 - 公布日： 2022-07-08 - 主分类号： H01L27/112 文献下载
摘要：本发明公开了一种三维存储器器件，该三维存储器器件可包括：绝缘层和导电层的交替堆叠，该交替堆叠位于半导体材料层上方；存储器堆叠结构，该存储器堆叠结构竖直延伸穿过该至少一个交替堆叠；和介电板的竖直堆叠，该竖直堆叠与该至少一个交替堆叠的这些绝缘层的横向延伸部分交错导电通孔结构可竖直延伸穿过每个介电板和这些绝缘层，并且可接触下面的金属互连结构。除此之外或另选地，支撑柱结构可竖直延伸穿过这些介电板的该竖直堆叠并进入穿过该半导体材料层的开口中，并且可接触嵌入有该下面的金属互连结构的较低层级介电材料层，以在制造期间增强对该三维存储器器件的结构支撑。
包括贯穿存储器层级结构三维器件及其制造方法

[发明专利]三维存储装置及其制作方法-CN202111320108.5在审
发明人：肖为引;李明;杨罡 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-09 - 公布日： 2022-03-15 - 主分类号： H01L27/115 文献下载
摘要：其中，所述三维存储装置包括：在衬底上形成第一堆叠结构；所述第一堆叠结构至少包括层叠设置的牺牲半导体层和阻挡层；在所述第一堆叠结构上形成第二堆叠结构；所述第二堆叠结构包括若干间隔设置的第一介质层和第二介质层；对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，形成至少贯穿所述第二堆叠结构，且未贯穿所述第一堆叠结构的虚设沟道孔；其中，在进行所述刻蚀的过程中，刻蚀源对所述阻挡层的刻蚀速率低于对所述第一堆叠结构的刻蚀速率；在所述虚设沟道孔中填充绝缘材料；去除所述衬底及所述第一堆叠结构；形成半导体层。
三维存储装置及其制作方法

[发明专利]高深宽比结构-CN201510108351.9在审
发明人：张升原;魏安祺;连楠梓;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2015-03-12 - 公布日： 2016-06-22 - 主分类号： H01L27/115 文献下载
摘要：本发明是有关于一种高深宽比结构，包括基底、多个堆叠结构以及多个支撑结构。堆叠结构位于基底上，相邻两个堆叠结构之间具有沟渠。每一堆叠结构包括多个第一材料层及多个第二材料层。第二材料层与第一材料层相互交替。支撑结构分别位于基底与堆叠结构之间，其中每一支撑结构具有凹凸状表面。本发明所提供的高深宽比结构借由在基底与堆叠结构之间形成支撑结构，可以提升堆叠结构的强度以及抗倒塌性。
高深结构

[发明专利]光子芯片的后段制程堆叠中的堆叠边缘耦合器-CN202310204430.4在审
发明人：卞宇生 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2023-03-06 - 公布日： 2023-10-17 - 主分类号： G02B6/12 文献下载
摘要：本公开涉及光子芯片的后段制程堆叠中的堆叠边缘耦合器。提供了用于光子芯片的堆叠边缘耦合器。该堆叠边缘耦合器包括绝缘层、波导芯、第一辅助波导和后段制程堆叠。第一辅助波导位于绝缘层上。后段制程堆叠位于波导芯上方。后段制程堆叠包括侧边缘、电介质层和第二辅助波导。第二辅助波导位于电介质层上并邻近侧边缘布置。第二辅助波导具有与波导芯的锥形部重叠的布置。
光子芯片后段堆叠中的边缘耦合器

[发明专利]包含三维位线放电晶体管的三维存储器装置及其制造方法-CN201980006262.X有效
发明人：西川昌利;H.齐布冯戈德泽 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-05-28 - 公布日： 2023-10-10 - 主分类号： H10B41/27 文献下载
摘要：一种三维存储器装置包含：第一绝缘层和第一导电层的第一交替堆叠，其位于衬底上方；存储器堆叠结构，其延伸穿过所述第一交替堆叠；以及位线，其上覆于所述存储器堆叠结构。提供竖直放电晶体管，其中每一个竖直放电晶体管包含延伸穿过第二绝缘层和第二导电层的第二交替堆叠的相应竖直放电晶体管通道，所述第二交替堆叠与所述第一交替堆叠横向间隔开。
包含三维放电晶体管存储器装置及其制造方法

[发明专利]共模电感封装结构及制作方法-CN202111443457.6在审
发明人：刘涛;陈栋;徐虹;陈海杰 -专利权人：江阴长电先进封装有限公司
申请日： 2021-11-30 - 公布日： 2022-04-12 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种共模电感封装结构及制作方法，共模电感封装结构包括：基板，所述基板包括相对的第一表面和第二表面；第一堆叠结构，所述第一堆叠结构设置于所述第一表面上，所述第一堆叠结构包括至少一层第一导电层和至少一层第一介电层，每一所述第一导电层和每一所述第一介电层交替层叠；第一包封层，所述第一包封层设置于所述第一堆叠结构远离所述基板一侧的表面上，所述第一包封层覆盖所述第一堆叠结构；以及第二堆叠结构，所述第二堆叠结构设置于所述第一包封层远离所述第一堆叠结构一侧的表面上，所述第二堆叠结构包括至少一层第二导电层和至少一层第二介电层，每一所述第二导电层和每一所述第二介电层交替层叠。
电感封装结构制作方法

[实用新型]共模电感封装结构-CN202122982002.3有效
发明人：刘涛;陈栋;徐虹;陈海杰 -专利权人：江阴长电先进封装有限公司
申请日： 2021-11-30 - 公布日： 2022-05-31 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种共模电感封装结构，共模电感封装结构包括：基板，所述基板包括相对的第一表面和第二表面；第一堆叠结构，所述第一堆叠结构设置于所述第一表面上，所述第一堆叠结构包括至少一层第一导电层和至少一层第一介电层，每一所述第一导电层和每一所述第一介电层交替层叠；第一包封层，所述第一包封层设置于所述第一堆叠结构远离所述基板一侧的表面上，所述第一包封层覆盖所述第一堆叠结构；以及第二堆叠结构，所述第二堆叠结构设置于所述第一包封层远离所述第一堆叠结构一侧的表面上，所述第二堆叠结构包括至少一层第二导电层和至少一层第二介电层，每一所述第二导电层和每一所述第二介电层交替层叠。
电感封装结构

[发明专利]晶体管及其制作方法-CN201110436570.1有效
发明人：平延磊;何其旸 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-12-22 - 公布日： 2017-09-22 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种晶体管及其制作方法，所述方法包括以下步骤提供半导体衬底；在半导体衬底上依次沉积高K栅介质层、金属材料层、牺牲材料层；去除部分牺牲材料层及其正下方的金属材料层，在半导体衬底上形成包括牺牲材料层与金属材料层的堆叠结构，堆叠结构用于定义晶体管栅极所在区域；在形成有堆叠结构的半导体衬底上沉积侧墙材料层；去除堆叠结构及高K栅介质层上方的侧墙材料层，残留在堆叠结构两侧的侧墙材料层形成堆叠结构的侧墙，去除未被堆叠结构覆盖的高K栅介质层。形成的晶体管中高K栅介质层不会产生漏电流的问题，提高了晶体管的电流开关比、GIDL等性能，使晶体管栅极产生较少的电流泄露。
晶体管及其制作方法

[发明专利]一种微机械堆叠结构和连杆结构及其制备方法-CN202210706242.7在审
发明人：赵成龙;万蔡辛;何政达;陈骁;巩啸风;蔡春华;蒋樱;林谷丰 -专利权人：无锡韦感半导体有限公司
申请日： 2022-06-21 - 公布日： 2022-09-09 - 主分类号： B81B7/00 文献下载
摘要：本发明涉及一种微机械堆叠结构和连杆结构及其制备方法；所述堆叠结构包括上结构层、下结构层和中间膜层；中间膜层沉积在下结构层上，刻蚀形成环形凹槽，沉积上结构层，凹槽内形成接触通道，图形化上结构层，释放接触通道外侧的中间膜层所述连杆结构至少包括一个第一堆叠结构；所述第一堆叠结构包括上结构层、下结构层和中间膜层；中间膜层沉积在下结构层上，刻蚀形成环形凹槽，沉积上结构层，凹槽内形成接触通道，图形化上结构层，释放接触通道外侧的中间膜层所述连杆结构还包括第一堆叠结构、第二堆叠结构、柱体或/和传统结构；第二堆叠结构包括上层结构、填充结构、停止层和下层结构。本发明降低了连杆复合膜层材料薄膜残余应力的影响。
一种微机堆叠结构连杆及其制备方法

[发明专利]使用外延半导体沟道和掩埋源极线的三维存储器器件及其制造方法-CN201980079333.9在审
发明人： A·拉贾谢哈尔;周非;R·沙朗帕尼;R·S·马卡拉 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-12-27 - 公布日： 2021-07-23 - 主分类号： H01L27/11556 文献下载
摘要：本发明公开了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于单晶半导体层上方；单晶外延源极半导体层，该单晶外延源极半导体层位于该单晶半导体层与该交替堆叠之间并且与该单晶半导体层外延对准；和存储器堆叠结构，该存储器堆叠结构竖直延伸穿过该交替堆叠并且包括存储器膜和外延竖直半导体沟道，该外延竖直半导体沟道包括在界面处与该外延源极半导体层外延对准的单晶半导体材料。
使用外延半导体沟道掩埋源极线三维存储器器件及其制造方法

[发明专利]带有外延层堆叠的宽条激光器及其制造方法-CN201080033769.3有效
发明人：阿尔弗雷德·莱尔;斯蒂芬妮·布鲁宁戈夫 -专利权人：奥斯兰姆奥普托半导体有限责任公司
申请日： 2010-06-28 - 公布日： 2012-05-23 - 主分类号： H01S5/40 文献下载
摘要：设计了一种宽条激光器(1)，其具有带有上侧(22)和下侧(23)的外延层堆叠(2)。层堆叠(2)具有产生辐射的有源层(21)。此外，层堆叠(2)具有沟槽(3)，其中层堆叠(2)的至少一个层被至少部分地去除，并且沟槽从上侧(22)朝着下侧(23)引导。层堆叠(2)在上侧具有接片(4)，所述接片分别与沟槽(3)邻接，使得层堆叠(2)在上侧带状地构建。接片(4)和沟槽(3)分别具有最大20μm的宽度(d1，d2)。
带有外延堆叠激光器及其制造方法

[发明专利]薄膜太阳能电池堆叠制造方法及其薄膜太阳能电池-CN201110320056.1无效
发明人：彭振维;卢俊雄;黄昭雄;张评款 -专利权人：联相光电股份有限公司
申请日： 2011-10-20 - 公布日： 2012-07-04 - 主分类号： H01L31/0352 文献下载
摘要：本发明揭露一种薄膜太阳能电池堆叠制造方法及其薄膜太阳能电池，其包含基板、非晶硅层、第一导电型层、本质型堆叠层、第二导电型层以及背电极层。非晶硅层位于基板上。第一导电型层位于非晶硅层上。本质型堆叠层位于第一导电型层上，且本质型堆叠层由下而上由不同沉积率的第一本质型层、第二本质型层及第三本质型层堆叠而成，该第二本质型层，相对于该第一本质型层及该第三本质型层具有较高的沉积率。第二导电型层位于本质型堆叠层上。背电极层位于第二导电型层上方，该背电极层取出电能。
薄膜太阳能电池堆叠制造方法及其

[发明专利]形成具有栅应力器的半导体器件的方法和半导体器件-CN200880018202.1有效
发明人：布赖恩·A·温斯特德;克斯坦丁·V·罗伊克;翁-耶·希恩 -专利权人：飞思卡尔半导体公司
申请日： 2008-05-19 - 公布日： 2010-03-24 - 主分类号： H01L21/28 文献下载
摘要：半导体器件(10)形成在半导体层(12)中。栅堆叠(16，18)形成在半导体层上方，并且包括第一导电层(22)和在该第一层上方的第二层(24)。第一层比第二层更具有导电性并且对注入提供更强的阻止能力。将物质(46)注入到第二层中。源/漏区(52)形成在栅堆叠的相对面上的半导体层中。在注入步骤之后加热栅堆叠，以使栅堆叠将应力施加在栅堆叠下方的区域中的半导体层中。
形成具有应力半导体器件方法