“堆叠结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9531881个，建议您升级VIP下载更多相关专利

[发明专利]堆叠结构和制造堆叠结构的方法-CN201410074929.9有效
发明人：三浦利仁;中智英;长谷川利昭 -专利权人：索尼半导体解决方案公司
申请日： 2014-03-03 - 公布日： 2017-05-24 - 主分类号： H01L23/528 文献下载
摘要：本发明提供了一种连接端子部可靠性较少降低的堆叠结构和制造堆叠结构的方法。所述堆叠结构包括配线；绝缘层；基板；和保护层，其中所述配线、所述绝缘层和所述基板从下侧堆叠，所述配线的端部从所述堆叠结构的侧面突出，和所述保护层设置在所述绝缘层和至少所述配线的一部分之间并且由与构成绝缘层的材料不同的材料构成
堆叠结构制造方法

[发明专利]堆叠封装结构和堆叠结构封装方法-CN202210183320.X有效
发明人：张聪;陈泽 -专利权人：甬矽电子（宁波）股份有限公司
申请日： 2022-02-28 - 公布日： 2022-07-08 - 主分类号： H01L23/31 文献下载
摘要：本发明的实施例提供了一种堆叠封装结构和堆叠结构封装方法，涉及芯片封装技术领域。该堆叠封装结构包括基板、第一芯片、第二芯片、第三芯片和第四芯片，第一芯片倒装设于基板上；第二芯片正装设于第一芯片远离基板的一侧；第三芯片设于基板上，且与第一芯片间隔设置；第一芯片和第三芯片之间形成第一沟槽可有效缓解堆叠结构的应力，并且可以改善结构的散热性能。
堆叠封装结构方法

[实用新型]晶圆堆叠结构与芯片堆叠结构-CN201821792445.8有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-01 - 公布日： 2019-06-07 - 主分类号： H01L25/065 文献下载
摘要：本公开提供一种晶圆堆叠结构与芯片堆叠结构。晶圆堆叠结构包括：第一晶圆，上表面包括设置为连接第一信号的第一焊盘；第一重布线层，位于所述第一晶圆之上，包括电连接于所述第一焊盘的第一布线，所述第一布线包括第一引线垫；第二晶圆，底面键合于所述第一重布线层本公开提供的晶圆堆叠结构可以提高制造堆叠结构的芯片的良品率。
焊盘布线晶圆晶圆堆叠重布线层电连接引线垫芯片堆叠结构堆叠结构硅通孔上表面良品率底面键合种晶芯片制造

[实用新型]晶圆堆叠结构与芯片堆叠结构-CN201821793680.7有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-01 - 公布日： 2019-09-17 - 主分类号： H01L25/065 文献下载
摘要：本公开提供一种晶圆堆叠结构与芯片堆叠结构。晶圆堆叠结构包括：第一晶圆，上表面包括设置为连接第一信号的第一焊盘；第一下重布线层，包括电连接于第一焊盘的第一布线；第一上重布线层，包括电连接于第一布线的第二布线，第二布线具有第一引线垫；第二晶圆，底面键合于第一上重布线层本公开提供的晶圆堆叠结构可以提高具有堆叠结构的芯片的制造良品率。
布线电连接重布线层焊盘晶圆堆叠芯片堆叠结构堆叠结构硅通孔引线垫晶圆第二信号良品率上表面底面键合种晶芯片制造

[实用新型]晶圆堆叠结构与芯片堆叠结构-CN201821796498.7有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-01 - 公布日： 2019-07-16 - 主分类号： H01L25/065 文献下载
摘要：本公开提供一种晶圆堆叠结构与芯片堆叠结构。晶圆堆叠结构包括：第一晶圆、第一下重布线层、第一上重布线层、第二晶圆、第二下重布线层、第二上重布线层。本公开提供的晶圆堆叠结构可以提高制造堆叠芯片的良品率。
晶圆重布线层晶圆堆叠芯片堆叠结构硅通孔焊盘堆叠结构堆叠芯片位置互换直接键合良品率键合种晶制作制造

[发明专利]堆叠封装结构-CN201510083354.1在审
发明人：陈泰宇;张峻玮;吴忠桦 -专利权人：联发科技股份有限公司
申请日： 2012-10-17 - 公布日： 2015-09-02 - 主分类号： H01L23/367 文献下载
摘要：本发明提供一种堆叠封装结构。堆叠封装结构包括：上封装体，包括第一基底及安装在该第一基底上的第一芯片，其中至少一个电浮置接合垫位于该第一基底的下表面；以及下封装体，位于该上封装体下方，包括第二基底及安装在该第二基底上的第二芯片，其中该第二芯片的上表面与该电浮置接合垫热接触本发明所提出的堆叠封装结构，可以减轻或排除堆叠封装结构散热的问题。
堆叠封装结构

[发明专利]堆叠封装结构-CN201810717620.5在审
发明人：任玉龙;孙鹏 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2018-07-03 - 公布日： 2018-12-07 - 主分类号： H01L25/065 文献下载
摘要：本发明公开了堆叠封装结构，其中一种堆叠封装结构包括：封装基板或应用IC，其表面设置有第一焊点；至少两个器件，所述至少两个器件叠放；其所在的平面与所述封装基板或应用IC所在的第一平面相交；所述至少两个器件表面朝向所述封装基板或应用本发明所提供的堆叠封装结构，即使堆叠的层数较多，各层器件的焊盘与封装基板或应用IC上焊盘之间的距离也较短，从而连接焊盘所需的引线较短，信号传输的时延较小。此外，还能够避免TSV工艺，制作方法简单；堆叠的器件所在平面与封装基板或应用IC所在平面相交，可以降低封装尺寸，并增加封装结构中的有效单元。
封装基板应用IC 焊点堆叠封装结构所在平面堆叠表面设置封装结构连接焊盘平面相交器件表面信号传输有效单元电连接上焊盘叠放焊盘时延封装相交制作

[发明专利]管芯堆叠结构-CN201810486574.2在审
发明人：杨庆荣;陈宪伟 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-16 - 公布日： 2019-05-14 - 主分类号： H01L23/31 文献下载
摘要：一种管芯堆叠结构包括第一管芯及第二管芯。所述第一管芯与所述第二管芯通过混合接合结构接合在一起。所述第一管芯的第一测试垫或所述第二管芯的第二测试垫中的至少一者具有突出部，且所述混合接合结构的接合绝缘层覆盖且接触所述第一测试垫或所述第二测试垫中的所述至少一者的所述突出部，使得所述第一测试垫与所述第二测试垫彼此电隔离
测试垫管芯第二管堆叠结构接合结构接合突出部绝缘层覆盖电隔离种管

[发明专利]管芯堆叠结构-CN202010838267.3在审
发明人：余振华;陈宪伟;陈明发;叶松峯;刘醇鸿 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-08-19 - 公布日： 2021-03-05 - 主分类号： H01L25/065 文献下载
摘要：提供了一种管芯堆叠结构，所述管芯堆叠结构包括第一管芯、包封体、重布线层及第二管芯。所述包封体在侧向上包封所述第一管芯。所述重布线层设置在所述包封体下方且与所述第一管芯电连接。
管芯堆叠结构

[发明专利]堆叠管芯结构-CN202010862945.X在审
发明人：陈洁;陈宪伟;陈明发 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-08-25 - 公布日： 2021-03-05 - 主分类号： H01L25/065 文献下载
摘要：一种堆叠管芯结构包含基础管芯、顶部管芯和电连接到顶部管芯的导电端子。基础管芯包含基础半导体衬底、安置在基础半导体衬底上的基础内连线层和安置在基础内连线层上的基础接合层。顶部管芯堆叠在基础管芯上且电连接到基础管芯，其中顶部管芯包含顶部接合层、顶部半导体衬底、顶部内连线层、顶部导电衬垫和顶部接地通孔。顶部接合层混合接合到基础接合层。
堆叠管芯结构

[发明专利]电路堆叠结构-CN202111622430.3在审
发明人：张志铭 -专利权人：环鸿电子(昆山)有限公司
申请日： 2021-12-28 - 公布日： 2022-04-12 - 主分类号： H01L23/367 文献下载
摘要：本发明提供一种电路堆叠结构，其包括第一基板、控制芯片、散热元件、被动元件、支撑板、第二基板及电感元件，将电感元件设置于电路堆叠结构内部，与控制芯片例如交换式电源控制芯片连接，通过支撑板让大体积的电感元件可以设置于其中
电路堆叠结构

[发明专利]芯片堆叠结构-CN202210729979.0在审
发明人：林逸程 -专利权人：艾科微电子(深圳)有限公司
申请日： 2022-06-24 - 公布日： 2022-10-14 - 主分类号： H01L25/16 文献下载
摘要：本发明公开一种芯片堆叠结构，包括第一导线架、第一开关芯片、第二开关芯片、导电夹片以及输入电容。第一开关芯片的汲极电性连接第一导线架的第一芯片基座。
芯片堆叠结构

[发明专利]芯片堆叠结构-CN202210730936.4在审
发明人：林逸程 -专利权人：艾科微电子(深圳)有限公司
申请日： 2022-06-24 - 公布日： 2022-10-25 - 主分类号： H01L25/16 文献下载
摘要：本发明公开一种芯片堆叠结构，包括导线架、第一开关芯片、导电夹片及控制芯片。导线架包括芯片基座与接地引脚。第一开关芯片包括第一汲极、第一源极及第一闸极。
芯片堆叠结构

[发明专利]晶片堆叠结构-CN200810149914.9有效
发明人：谭瑞敏;张恕铭;廖锡卿;骆韦仲;李荣贤;张缉熙 -专利权人：财团法人工业技术研究院
申请日： 2008-10-15 - 公布日： 2010-01-27 - 主分类号： H01L25/00 文献下载
摘要：本发明提供一种晶片堆叠结构，该晶片堆叠结构包含一第一晶片，该第一晶片具有一第一装置层与一第一基板，其中该第一装置层具有至少一芯片及至少一低介电材料层；一第二晶片，设置在该第一晶片之上，其具有一第二装置层；以及一封闭结构，其设置于该至少一芯片上且设置于该至少一芯片的切割道的内侧，其中该封闭结构是从该第一装置层远离该第一基板的一侧延伸至其靠近该第一基板的另一侧。本发明所提的晶片堆叠结构不但可提供晶片装置层的多孔性介电材料一定的应力支撑保护，更可隔绝该多孔性介电材料，使其免于湿气的侵入，而解决晶片堆叠结构可能因气密性不足而引发的可靠性问题。
晶片堆叠结构

[发明专利]纸巾堆叠结构-CN201610028619.2有效
发明人：郑镇善 -专利权人：哈那内彻有限公司
申请日： 2016-01-15 - 公布日： 2018-08-24 - 主分类号： A47K10/32 文献下载
摘要：涉及抽出纸巾时能够减小下一张纸巾被抽出到出纸口外侧的长度的新型纸巾堆叠结构。根据本发明，纸巾具备从第三延伸部外侧端朝内侧延伸的第四延伸部，无需变更第二、第三延伸部长度也能缩短第一延伸部。第二、第三延伸部的长度与以往相同，因此防止相互堆叠的纸巾的整体长度变大。
纸巾堆叠结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条