[发明专利]包括贯穿存储器层级通孔结构的三维存储器器件及其制造方法在审

申请号：	202080081433.8	申请日：	2020-12-28
公开（公告）号：	CN114730763A	公开（公告）日：	2022-07-08
发明（设计）人：	岩井高崎;大津良孝;时田博文;金泽纯平;大井久和;松冈博则;松野光一	申请（专利权）人：	桑迪士克科技有限责任公司
主分类号：	H01L27/112	分类号：	H01L27/112
代理公司：	北京同立钧成知识产权代理有限公司 11205	代理人：	刘丹;黄健
地址：	美国德***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明公开了一种三维存储器器件，该三维存储器器件可包括：绝缘层和导电层的交替堆叠，该交替堆叠位于半导体材料层上方；存储器堆叠结构，该存储器堆叠结构竖直延伸穿过该至少一个交替堆叠；和介电板的竖直堆叠，该竖直堆叠与该至少一个交替堆叠的这些绝缘层的横向延伸部分交错。导电通孔结构可竖直延伸穿过每个介电板和这些绝缘层，并且可接触下面的金属互连结构。除此之外或另选地，支撑柱结构可竖直延伸穿过这些介电板的该竖直堆叠并进入穿过该半导体材料层的开口中，并且可接触嵌入有该下面的金属互连结构的较低层级介电材料层，以在制造期间增强对该三维存储器器件的结构支撑。
搜索关键词：	包括贯穿存储器层级结构三维器件及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

暂无信息

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司，未经桑迪士克科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/202080081433.8/，转载请声明来源钻瓜专利网。

同类专利

记忆体元件及其形成方法-202210992370.2
发明人：张盟昇;黄家恩;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-18 - 公布日： 2022-12-27 - 主分类号： H01L27/112
摘要：一种记忆体元件及其形成方法，一次性编程记忆体元件包含基板、第一晶体管、第二晶体管、第一字元线、第二字元线，和位元线。第一晶体管位于基板上，第一晶体管包含第一栅极结构，以及第一源/漏极区和第二源/漏极区，位于第一栅极结构的相对两侧。第二晶体管位于基板上，其中第二晶体管操作于反转模式，第二晶体管包含第二栅极结构，具有比第一栅极结构更多的功函数金属层，以及第三源/漏极区和第四源/漏极区，位于第二栅极结构的相对两侧。第一字元线位于第一晶体管的第一栅极结构上方并与其电性连接。第二字元线位于第二晶体管的第二栅极结构上方并与其电性连接。位元线位于第一晶体管的第一源/漏极区上方并与其电性连接。

OTP器件的形成方法及器件-202010817078.8
发明人：钱园园;陈瑜;陈华伦 -专利权人：华虹半导体（无锡）有限公司
申请日： 2020-08-14 - 公布日： 2022-12-27 - 主分类号： H01L27/112
摘要：本申请公开了一种OTP器件的形成方法及器件，该方法包括：提供一衬底，衬底上形成有选择栅氧化层和浮栅氧化层，选择栅氧化层上形成有选择栅，浮栅氧化层上形成有浮栅；沉积第一介质层，第一介质层覆盖衬底、选择栅氧化层、选择栅、浮栅氧化层和浮栅；去除形成于选择栅和浮栅两侧的衬底上，以及选择栅顶端的第一介质层；在选择栅和浮栅两侧，以及选择栅顶端形成金属硅化物层；沉积硬掩模层，该硬掩模层的应力为张应力。本申请通过在形成浮栅上的第一介质层后，沉积应力为张应力的硬掩模层，解决了相关技术中采用应力为压应力的氮化硅层作为硬掩模层容易在浮栅上形成电荷陷阱所导致的OTP器件失效率高、可靠性差的问题。

集成电路及制造集成电路的方法-202210351745.7
发明人：陈建盈;陈彦臻;杨耀仁;张盟昇;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-02 - 公布日： 2022-12-23 - 主分类号： H01L27/112
摘要：一种集成电路及制造集成电路的方法，集成电路包括在一第一金属层中的一正面水平导线、在一第二金属层中的一正面垂直导线、一正面熔丝元件及一背面导线。该正面水平导线经由一正面端子通孔连接器直接连接至一晶体管的漏极端子导体。该正面垂直导线经由一正面金属至金属通孔连接器直接连接至该正面水平导线。该正面熔丝元件具有导电连接至该正面垂直导线的一第一熔丝端子。该背面导线经由一背面端子通孔连接器直接连接至该晶体管的源极端子导体。

熔丝结构及其形成方法-202110551581.8
发明人：李雄;杨彬 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-20 - 公布日： 2022-11-25 - 主分类号： H01L27/112
摘要：本申请提供一种熔丝结构及其形成方法。其中，熔丝结构包括：衬底，包括有源区，且具有相对设置第一表面以及第二表面，第一表面形成有沟槽；控制栅极，位于沟槽内，且电连接第一电源；栅介质层，位于控制栅极与沟槽内壁之间，且围绕控制栅极，栅介质层电连接第二电源，且栅介质层的等效栅介质厚度在第二电源打开时改变。

一种半导体结构制造方法、半导体结构和存储器-202210865544.9
发明人：李宗翰;朱东波 -专利权人：长鑫存储技术有限公司
申请日： 2022-07-21 - 公布日： 2022-11-01 - 主分类号： H01L27/112
摘要：本发明公开了一种半导体结构制造方法、半导体结构和存储器。包括：提供衬底，所述衬底包括存储区域和外围区域；在所述存储区域形成第一晶体管；在所述外围区域形成第二晶体管，其中，所述第二晶体管的结构与所述第一晶体管的结构不同；在所述存储区域形成与所述第一晶体管的漏极电连接的第一电容器，并在所述外围区域形成与所述第二晶体管的第二漏极电连接的第二电容器，其中，所述第一电容器和所述第二电容器同步形成。能够减少制程的光罩成本，有助于提高反熔丝半导体良品率，避免源/漏极垫片被误击穿导致的反熔丝半导体结构存储器损坏，提高了反熔丝结构空间利用率。

单次可编程存储器元件-202110453777.3
发明人：李国兴;林俊贤;薛胜元 -专利权人：联华电子股份有限公司
申请日： 2021-04-26 - 公布日： 2022-10-28 - 主分类号： H01L27/112
摘要：本发明公开一种单次可编程存储器元件，该半导体元件主要包含输入/输出区、单次可编程电容区以及核心区定义于基底上，一第一金属栅极设于输入/输出区且第一金属栅极包含第一高介电常数介电层，一第二金属栅极设于单次可编程电容区以及一第三金属栅极设于核心区，其中第三金属栅极包含第三高介电常数介电层与该第一高介电常数介电层且该第三高介电常数介电层包含I形。

一次性可编程存储器结构-202110412932.7
发明人：李国兴;白启宏;翁彰键;薛胜元;曾靖翔;徐世杰 -专利权人：联华电子股份有限公司
申请日： 2021-04-16 - 公布日： 2022-10-21 - 主分类号： H01L27/112
摘要：本发明提供一种一次性可编程存储器结构，包括基底、晶体管、电容器与互连线结构。晶体管位于基底上。电容器包括第一电极、第二电极与绝缘层。第一电极设置在基底上方。第二电极设置在第一电极上。第一电极位于第二电极与基底之间。绝缘层设置在第一电极与第二电极之间。互连线结构电连接于晶体管与电容器的第一电极之间。互连线结构在第一电极的顶面电连接于第一电极。上述一次性可编程存储器结构可有效地防止在基底中产生噪声源。

一次性可编程存储单元及其制作方法-202110393219.2
发明人：李国兴;翁彰键;薛胜元;曾靖翔;白启宏;徐世杰 -专利权人：联华电子股份有限公司
申请日： 2021-04-13 - 公布日： 2022-10-18 - 主分类号： H01L27/112
摘要：本发明公开一种一次性可编程存储单元及其制作方法，其中该一次性可编程存储单元，包含一基底，其包含被一隔离区域围绕的一主动区域；一晶体管，设置在所述主动区域上；以及电耦合至所述晶体管的一扩散接触熔丝，其中，所述扩散接触熔丝包含：位于所述主动区域中的一扩散区；所述扩散区上的一硅化物层；以及部分地位于所述硅化物层上并且部分地位于所述隔离区域上的一接触部。

用于一次性编程的位单元结构-202110376168.2
发明人：李国兴;薛胜元;白启宏;康智凯 -专利权人：联华电子股份有限公司
申请日： 2021-04-08 - 公布日： 2022-10-18 - 主分类号： H01L27/112
摘要：本发明公开一种用于一次性编程的位单元结构，包括一基底、一第一掺杂区位于该基底中并与一来源线电连接、一第二掺杂区位于该基底中且具有源极与漏极，该漏极与一位线电连接、一重掺杂通道区位于该基底中并连接该第一掺杂区与该第二掺杂区的该源极、以及一字符线，横跨在该第二掺杂区上且介于该源极与该漏极之间。

半导体结构、半导体结构的制造方法和编程方法-202110362478.9
发明人：章恒嘉 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-02 - 公布日： 2022-10-14 - 主分类号： H01L27/112
摘要：本发明实施例提供一种半导体结构、半导体结构的制造方法和编程方法，半导体结构包括：基底，位于基底内相互分立的源极和漏极；位于基底内且层叠设置的选择栅极和反熔丝栅极，选择栅极和反熔丝栅极均位于源极和漏极之间；栅介质层，栅介质层位于基底内，且与选择栅极和反熔丝栅极相接触，栅介质层还位于选择栅极和反熔丝栅极之间；其中，反熔丝栅极与漏极之间的栅介质层适于击穿形成击穿通道，栅介质层下方的基底适于形成与击穿通道连接的导电通道，且源极与反熔丝栅极经由击穿通道以及导电通道连接。本发明实施例可以缩小半导体结构的尺寸。

半导体结构、半导体结构的制造方法和编程方法-202110363869.2
发明人：章恒嘉;丁丽 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-02 - 公布日： 2022-10-14 - 主分类号： H01L27/112
摘要：本发明实施例提供一种半导体结构、半导体结构的制造方法和编程方法，半导体结构包括：基底，位于基底内相互分立的源极和漏极；位于基底内且间隔设置的选择栅极和反熔丝栅极，选择栅极和反熔丝栅极均位于源极和漏极之间，且选择栅极位于反熔丝栅极与源极之间；栅介质层，栅介质层位于基底内，且与选择栅极和反熔丝栅极相接触，栅介质层还位于选择栅极和反熔丝栅极之间；其中，反熔丝栅极与漏极之间的栅介质层适于击穿形成击穿通道，栅介质层下方的基底适于形成与击穿通道连接的导电通道，且源极与反熔丝栅极经由击穿通道以及导电通道连接。本发明实施例可以缩小半导体结构的尺寸。

集成电路装置以及记忆体阵列-202221594171.8
发明人：刘相玮 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-23 - 公布日： 2022-09-30 - 主分类号： H01L27/112
摘要：一种集成电路(integrated circuit，IC)装置以及记忆体阵列，集成电路装置包含晶体管及金属熔丝结构，金属熔丝结构包含电连接至晶体管的金属熔丝及与金属熔丝平行且在第一方向上与金属熔丝的第一部分相邻的第一金属线。第一部分具有第一宽度，且金属熔丝包含具有大于第一宽度的第二宽度的第二部分及在第一部分与第二部分之间且与第一金属线的第一端对准的第一轮廓。

基板、打印装置和制造方法-202210213985.0
发明人：福田正志;根岸俊雄;添田康宏 -专利权人：佳能株式会社
申请日： 2022-03-07 - 公布日： 2022-09-20 - 主分类号： H01L27/112
摘要：公开了基板、打印装置和制造方法。基板包括：多个存储器单元，多个存储器单元各自包括反熔丝元件和开关元件，开关元件被配置为切换向反熔丝元件的预定电压的施加；布线，多个存储器单元连接到布线；第一电极焊盘，用于向布线供应预定电压的电压被施加到第一电极焊盘；以及第二电极焊盘，用于向布线供应预定电压的电压被施加到第二电极焊盘。

半导体结构、半导体器件及其制造方法-201910768199.5
发明人：张盟昇;杨耀仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-20 - 公布日： 2022-09-16 - 主分类号： H01L27/112
摘要：一种结构包括第一字线、位线和反熔丝单元。反熔丝单元包括读取器件、编程器件和伪器件。读取器件包括耦合到第一字线的第一栅极、耦合到位线的第一源极/漏极区以及第二源极/漏极区。第一源极/漏极区和第二源极/漏极区位于第一栅极的相对侧上。编程器件包括第二栅极、耦合到第二源极/漏极区的第三源极/漏极区以及第四源极/漏极区。第三源极/漏极区和第四源极/漏极区位于第二栅极的相对侧上。伪器件包括第三栅极、耦合到第四源极/漏极区的第五源极/漏极区以及第六源极/漏极区。第五源极/漏极区和第六源极/漏极区位于第三栅极的相对侧上。本发明的实施例还涉及半导体结构、半导体器件及其制造方法。

集成电路装置及其制造方法及位元单元阵列-202210107828.1
发明人：刘相玮;杨詠傑;杨耀仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-28 - 公布日： 2022-08-30 - 主分类号： H01L27/112
摘要：一种集成电路装置及其制造方法及位元单元阵列，集成电路(integrated circuit，IC)装置包括晶体管及可程序化结构区域。晶体管区域包括用以接收参考电压的源极结构、漏极结构的第一部分、及在源极结构与漏极结构的第一部分之间定位并且用以接收启用信号的栅电极。可程序化结构区域包括漏极结构的第二部分、用以接收操作电压的第一信号线、第二信号线、在第一信号线下面并且电性连接到第一信号线的栅极通孔、及在漏极结构的第二部分与第二信号线之间定位并且电性连接到漏极结构的第二部分及第二信号线的漏极通孔。第一信号线包括栅极通孔位置的部分及第二信号线包括漏极通孔位置的部分在IC装置的相同金属层中平行定位。

对一次性可编程存储器电路进行编程的系统、装置和方法-202210586369.X
发明人： X·李;X·陆;X·陈;Z·王 -专利权人：高通股份有限公司
申请日： 2016-02-08 - 公布日： 2022-08-19 - 主分类号： H01L27/112
摘要：根据本公开的一些示例的一种用于一次性可编程(OTP)存储器的半导体器件包括栅极、在该栅极下方的介电区、在该介电区下方且向一侧偏移的源极端子、在该介电区下方且向与该源极端子的相对侧偏移的漏极端子、该介电区中能够对该半导体器件进行编程的漏极侧电荷陷阱、以及该介电区中与该漏极侧电荷陷阱相对且能够对该半导体器件进行编程的源极侧电荷陷阱。

改善PMOS OTP性能的方法-201810696878.1
发明人：袁苑;陈瑜 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-06-29 - 公布日： 2022-08-16 - 主分类号： H01L27/112
摘要：本发明公开了一种改善PMOS OTP性能的方法，在存储器金属层设置一条金属线，所述金属线横跨存储器的浮栅，且两侧包住浮栅，在金属线上接上控制电源。当在浮栅上的金属线上施加正电压时，抵消部分浮栅上的耦合电容，沟道漏电减少，改善编程干扰性能；当在当在浮栅上的金属线上施加负电压时，更多的负电荷耦合在浮栅上，得到同样的电流下编程电压降低，编程速度提高，窗口更大。

存储器装置及其制造方法-202110269417.8
发明人：李俊霖 -专利权人：华邦电子股份有限公司
申请日： 2021-03-12 - 公布日： 2022-08-05 - 主分类号： H01L27/112
摘要：本发明提供一种存储器装置及其制造方法。所述存储器装置包括基板及电子熔丝结构。基板包括阵列区及电子熔丝区，且基板的电子熔丝区中具有电子熔丝沟槽。电子熔丝结构包括第一栅极氧化物层、多个掺杂区、虚设埋入式字线及电子熔丝栅极。第一栅极氧化物层形成于电子熔丝沟槽的表面上。这些掺杂区分别形成于电子熔丝沟槽之外的相对两侧的基板中，并与第一栅极氧化物层接触。虚设埋入式字线形成于第一栅极氧化物层上。电子熔丝栅极形成于虚设埋入式字线上且与第一栅极氧化物层接触。虚设埋入式字线与电子熔丝栅极电性隔绝。

熔丝单元、熔丝位单元结构及其制造方法-201810541992.7
发明人：杨承 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-05-30 - 公布日： 2022-08-02 - 主分类号： H01L27/112
摘要：本发明涉及一种熔丝单元、熔丝位单元结构、以及所述熔丝位单元结构的制造方法。该熔丝单元包括熔丝连接区、与熔丝连接区电性连接的阳极、阴极，所述熔丝连接区为“L”形。由于本发明的“L”形熔丝连接区具有特殊的结构设计，能够控制电迁移位置，提高熔丝的可靠性。

电子系统、与宽带隙半导体器件集成的可编程电阻存储器及其操作方法-202210073024.4
发明人：庄建祥 -专利权人：上峰科技股份有限公司
申请日： 2022-01-21 - 公布日： 2022-07-26 - 主分类号： H01L27/112
摘要：可编程电阻存储器可以与宽带隙半导体、硅或绝缘体基体上的宽带隙半导体器件集成。宽带隙半导体可以是IV族、IV‑IV族、III‑V族或II‑VI族化合物半导体，例如碳化硅或氮化镓。可编程电阻存储器可以是PCRAM、RRAM、MRAM或OTP。OTP组件可以是金属、硅、多晶硅、硅化多晶硅或隔热宽带隙半导体。可编程电阻存储器中的选择器可以是由宽带隙半导体制成的MOS或二极管。

具有存储器基元的半导体器件-202111271071.1
发明人：黎佳俊;章纬;卓荣发;陈学深 -专利权人：格芯新加坡私人有限公司
申请日： 2021-10-29 - 公布日： 2022-07-15 - 主分类号： H01L27/112
摘要：本公开一般地涉及半导体器件，更具体地涉及具有用于多位编程的存储器基元的半导体器件及其形成方法。本公开还涉及形成这种半导体器件的方法。所公开的半导体器件与常规器件相比可以实现更小的基元尺寸，并因此增加了所公开的器件的封装密度。

一种碳纳米管熔丝器件及其制备方法-202210325691.7
发明人：李雪娉;邱晨光;彭练矛 -专利权人：北京元芯碳基集成电路研究院
申请日： 2022-03-30 - 公布日： 2022-07-15 - 主分类号： H01L27/112
摘要：本发明公开了一种碳纳米管熔丝器件及其制备方法。本发明的碳纳米管熔丝器件在传统的两端熔丝基础上，增加一个垂直的金属栅形成三端结构，通过金属栅到沟道的隧穿电流来烧断沟道。利用电子束曝光和lift‑off工艺实现熔丝存储器件的制备，工艺简单，可实现大面积器件制备并节约工艺成本。本发明提供的碳纳米管熔丝器件可将编程电压降低到5V左右，同时可降低编程电流，实现温和低功耗。此外，还可以同时作为熔丝和选通管使用，极大地节省了芯片面积。

半导体结构、存储器和半导体结构的制备方法-202210454244.1
发明人：丁丽 -专利权人：长鑫存储技术有限公司
申请日： 2022-04-27 - 公布日： 2022-07-08 - 主分类号： H01L27/112
摘要：本申请涉及半导体制造技术领域，提供一种半导体结构、存储器和半导体结构的制备方法。该半导体结构包括衬底、开关结构和存储结构，衬底中开设有凹槽，凹槽外设置有掺杂部，开关结构和存储结构层叠设置于凹槽中，存储结构和开关结构之间设置有第一隔离层；开关结构包括层叠设置的第一半导体层和掺杂层，掺杂层与掺杂部的掺杂类型相反；存储结构包括第二半导体层和介质层，介质层位于第二半导体层和掺杂部之间。本申请能够有效缓解半导体结构中的漏电问题，提高半导体结构中击穿电流的击穿位置的可控性，提升半导体结构的性能。存储器和半导体结构的制备方法会具备相同或相应地的技术效果。

包括贯穿存储器层级通孔结构的三维存储器器件及其制造方法-202080081433.8
发明人：岩井高崎;大津良孝;时田博文;金泽纯平;大井久和;松冈博则;松野光一 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-12-28 - 公布日： 2022-07-08 - 主分类号： H01L27/112
摘要：本发明公开了一种三维存储器器件，该三维存储器器件可包括：绝缘层和导电层的交替堆叠，该交替堆叠位于半导体材料层上方；存储器堆叠结构，该存储器堆叠结构竖直延伸穿过该至少一个交替堆叠；和介电板的竖直堆叠，该竖直堆叠与该至少一个交替堆叠的这些绝缘层的横向延伸部分交错。导电通孔结构可竖直延伸穿过每个介电板和这些绝缘层，并且可接触下面的金属互连结构。除此之外或另选地，支撑柱结构可竖直延伸穿过这些介电板的该竖直堆叠并进入穿过该半导体材料层的开口中，并且可接触嵌入有该下面的金属互连结构的较低层级介电材料层，以在制造期间增强对该三维存储器器件的结构支撑。

一种反馈式两端熔丝存储单元及其制备方法-202210350334.6
发明人：李雪娉;邱晨光;彭练矛 -专利权人：湘潭大学;北京大学
申请日： 2022-04-04 - 公布日： 2022-07-05 - 主分类号： H01L27/112
摘要：本发明公开了一种反馈式两端熔丝存储单元及其制备方法。本发明的反馈式两端熔丝存储单元在传统的两端熔丝基础上，增加一个垂直的金属栅，并将栅极做在漏极一侧与漏极电连接，在漏端施加一个电压后，会同时产生一个横向的电压VDS和垂直方向的电压VGS，且两个电压大小相等，通过合理设计栅氧化层的厚度，可以使垂直方向上栅极到沟道的烧断先发生。垂直方向上的烧断是通过栅极到沟道的隧穿电流来实现的，该设计可以降低编程电压和编程电流，并实现温和低功耗。本发明利用电子束曝光和lift‑off工艺实现熔丝存储单元的制备，工艺简单，可实现大面积器件制备并节约工艺成本。

一种反熔丝存储单元及其写入方法和读取方法、电子设备-202011606730.8
发明人：李相惇;安佑松;申靖浩;赵劼;杨涛;张欣 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-28 - 公布日： 2022-07-01 - 主分类号： H01L27/112
摘要：本公开提供了一种反熔丝存储单元及其写入方法和读取方法、电子设备。其中，该反熔丝存储单元包括半导体基底、栅氧化层、字线和位线等。半导体基底上形成有晶体管，本公开一个反熔丝存储单元只包含一个晶体管。晶体管包括栅极、源极和漏极。栅氧化层处于半导体基底与栅极之间，栅氧化层的厚度为一个固定值，即整个栅氧化层的厚度不随位置的变化而变化。字线与栅极连接，位线与源极和漏极连接。本公开的反熔丝最小存储单元只需使用一个晶体管，占据的空间更小。因此，本公开提供的技术方案有助于半导体器件的集成化和小尺寸要求，提高了数据存储密度，具有非常广阔的市场前景。本公开能够明显降低加工难度和成本，提高产品良率。

集成电路结构与集成电路只读记忆体结构的制造方法-202110649226.4
发明人：林耕庆;陆则宪;张盟昇;黄家恩;杨荣平;陈炎辉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-10 - 公布日： 2022-07-01 - 主分类号： H01L27/112
摘要：一种集成电路结构与集成电路只读记忆体结构的制造方法，集成电路只读记忆体结构包括第一只读记忆体晶体管与第二只读记忆体晶体管。第一只读记忆体晶体管具有第一栅极电极、第一源极与第一漏极。第二只读记忆体晶体管具有第二栅极电极、第二源极与第二漏极。漏极导线是位于第一漏极与第二漏极上，且是介于第一漏极与第二漏极之间。第一漏极、漏极导线与第二漏极是介于第一栅极电极与第二栅极电极之间。第一沟槽隔离结构用以电性隔离第一漏极与第一源极，第一源极位于第一栅极电极的下方。

集成电路及其结构与程序化半导体元件的方法-202110654631.5
发明人：张盟昇;陈建盈;杨耀仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-11 - 公布日： 2022-07-01 - 主分类号： H01L27/112
摘要：一种集成电路及其结构与程序化半导体元件的方法，特别是反熔丝结构及具有此等反熔丝结构的IC元件，其中反熔丝结构包括介电反熔丝结构，介电反熔丝结构形成于主动区域上且具有：第一介电反熔丝电极；第二介电反熔丝电极，第二介电反熔丝结构平行于第一介电反熔丝电极延伸；第一介电组合物，第一介电组合物在第一介电反熔丝电极与第二介电反熔丝电极之间；及第一程序化晶体管，第一程序化晶体管电连接至第一电压供应源，其中在程序化操作期间，将一程序化电压选择性地施加至介电反熔丝结构中的某些以在第一介电反熔丝电极与第二介电反熔丝电极之间形成电阻性直接电连接。

只读存储器-202111548849.9
发明人： A·马扎基;M·利萨特;B·弗罗门特 -专利权人：意法半导体（克洛尔2）公司;意法半导体(鲁塞)公司
申请日： 2021-12-17 - 公布日： 2022-06-21 - 主分类号： H01L27/112
摘要：本公开的实施例涉及只读存储器。本描述涉及包括至少一个第一可重写存储器单元的ROM。

反熔丝结构及其制作方法-201911038763.4
发明人：李雄;冯鹏 -专利权人：长鑫存储技术有限公司
申请日： 2019-10-29 - 公布日： 2022-06-21 - 主分类号： H01L27/112
摘要：本发明涉及一种反熔丝结构及其制作方法。所述制作方法包括：提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、有源区和反熔丝区；利用离子注入工艺和沉积工艺，在所述半导体衬底上形成所述栅氧化材料层；在形成所述栅氧化材料层的半导体基板上形成栅电极；对所述栅电极和所述栅氧化材料层进行刻蚀，形成栅极和栅氧化层，其中所述栅氧化层覆盖反熔丝区，所述栅极覆盖所述栅氧化层，且所述栅氧化层的有效厚度不大于5nm；在所述半导体衬底内形成源极和漏极，所述源极和所述漏极分别位于所述栅氧化层两侧的所述有源区。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]包括贯穿存储器层级通孔结构的三维存储器器件及其制造方法在审

专利文献下载