“杨大弘”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果40个，建议您升级VIP下载更多相关专利

[发明专利]字线结构及其制造方法-CN201910195655.1有效
发明人：陈麒闵;洪永泰;骆统;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2019-03-15 - 公布日： 2023-04-07 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了一种字线结构，包括：衬底、堆叠结构以及金属硅化物结构。堆叠结构配置在衬底上。金属硅化物结构配置在堆叠结构上。金属硅化物结构包括第一金属元素、第二金属元素以及硅元素。第一金属元素与第二金属元素不同，且第一金属元素的浓度与第二金属元素的浓度自金属硅化物结构的顶面往衬底的方向逐渐减少。
结构及其制造方法

[发明专利]半导体基板与半导体装置-CN201810862779.6有效
发明人：骆统;杨令武;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2018-08-01 - 公布日： 2021-04-02 - 主分类号： H01L23/13 文献下载
摘要：一种半导体基板与半导体装置，所述基板包括多个芯片。每个芯片包括至少一阵列区与至少一周边电路区。所述半导体基板具有多个沟道，设置于阵列区以及/或是周边电路区，其中沟道的深度与半导体基板的厚度之比在0.001至0.008之间，且所有沟道的面积占半导体基板的总面积为5％至90％之间。
半导体装置

[发明专利]集成电路元件及其制造方法-CN201810217911.8有效
发明人：黄郁凯;江圳陵;洪永泰;郑俊民;骆统;杨令武;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2018-03-16 - 公布日： 2021-03-30 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种集成电路元件及其制造方法，集成电路包括多层叠层以及多个层状导体。多个层状导体在多层叠层中延伸并进入多层叠层下方的导体层中。层状导体具有底部导体层、中间导电衬层以及顶部导体层。底部导体层与基底中的导电层欧姆电性接触。中间导电衬层在底部导体层上方并且衬在对应沟道的部分侧壁上。顶部导体层在中间导电衬层上。
集成电路元件及其制造方法

[发明专利]具有分层的导体的三维存储装置-CN201710541900.0有效
发明人：黄郁凯;骆统;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2017-07-05 - 公布日： 2021-02-23 - 主分类号： H01L27/11578 文献下载
摘要：本发明公开了一种集成电路，包括多层堆栈以及在所述多层堆栈中延伸的多个分层的导体，且所述多个分层的导体延伸至位于所述多层堆栈之下的导体层中。所述分层的导体具有与基板中的所述导电层进行欧姆电性接触的底部导体层、位于所述底部导体层之上且在对应的沟道的侧壁的一部分加衬垫的中间导电界面层、及位于所述顶部导电界面层之上的顶部导体层。
具有分层导体三维存储装置

[发明专利]深沟式半导体装置的制造方法以及深沟式半导体装置-CN201510297120.7有效
发明人： 杨大弘;连楠梓;魏安祺;张升原;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2015-06-03 - 公布日： 2019-04-23 - 主分类号： H01L21/8239 文献下载
摘要：本发明涉及一种半导体装置的制造方法，包括：在一基板上形成交错的绝缘层以及导电层的起始堆叠、辨识用于起始堆叠的多个位线位置以及字线位置，其中包括一第一位线位置以及一第一字线位置、自起始堆叠形成第一位线位置中的位线的垂直排列，此位线的垂直排列具有相对的侧壁。此方法还包括通过形成一薄导电层于相对的侧壁的所选部分上，来形成一字线，相对的侧壁的所选部分位于第一字线位置中。在形成字线的步骤中还包括沉积邻近于各个薄导电层的导电材料，此沉积的导电材料直接与薄导电层接触。
深沟半导体装置制造方法以及

[发明专利]三维垂直栅极半导体结构与半导体元件及其制造方法-CN201510319494.4有效
发明人： 杨大弘 -专利权人：旺宏电子股份有限公司
申请日： 2015-06-11 - 公布日： 2019-02-01 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种三维垂直栅极半导体结构与半导体元件及其制造方法，该方法包括下列步骤：提供基板；形成多个层于基板之上，这些层包括交替的第一绝缘材料层及第二绝缘材料层；确认形成位线及字线的位置；在已确认的位线位置及字线位置之外，移除层的至少一部分，被移除的各部分是延伸穿透层至基板的至少一顶面；形成垂直的第一绝缘材料结构于被移除的部分中；进行等向刻蚀工艺，以由第二绝缘材料层移除第二绝缘材料；在已确认的位线位置中的第二绝缘材料层中形成位线；在已确认的字线位置中形成字线。
三维垂直栅极半导体结构元件及其制造方法

[发明专利]具有用于抵抗变形的扶壁结构的三维集成电路装置-CN201710684974.X在审
发明人：骆统;洪永泰;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2017-08-11 - 公布日： 2018-12-07 - 主分类号： H01L27/11556 文献下载
摘要：一种集成电路，包括位于叠层区中的叠层及位于所述叠层区之外的区。设置于叠层之外的扶壁结构包括栅栏形电性无源元件，所述栅栏形电性无源元件被配置成反抗所述叠层区之外的材料在朝向所述叠层区的方向上的膨胀。
叠层无源元件栅栏形电性扶壁三维集成电路装置变形的集成电路膨胀抵抗配置

[发明专利]刻蚀方法与刻蚀组成物-CN201410068712.7有效
发明人： 杨大弘 -专利权人：旺宏电子股份有限公司
申请日： 2014-02-27 - 公布日： 2018-03-06 - 主分类号： H01L21/306 文献下载
摘要：本发明公开了一种刻蚀方法与刻蚀组成物。该刻蚀方法包括首先，提供衬底；接着，进行刻蚀，以在上述衬底中形成至少一开口；继而，在开口中形成辅助刻蚀层，以覆盖至少一刻蚀残留物；上述辅助刻蚀层包括载体、介质以及包覆于载体中的刻蚀成分；再来，对该辅助刻蚀层进行处理工艺，上述处理工艺包括对上述辅助刻蚀层施加能量或使上述辅助刻蚀层暴露于气体下，使得上述辅助刻蚀层中的载体破裂，藉此释放出上述刻蚀成分，并对上述刻蚀残留物进行刻蚀。
刻蚀方法组成

[发明专利]电子束检测优化方法-CN201410050111.3有效
发明人：骆统;杨令武;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2014-02-13 - 公布日： 2017-12-22 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种电子束检测优化方法，该电子束检测优化方法是先取得一芯片中的多个初始检测区域，每个所述初始检测区域的中心为一缺陷点；然后，重新产生互不重叠的多个重设检测区域，其中每个所述重设检测区域是被一视场(FOV)所涵盖的范围，且所述范围内具有至少一个所述缺陷点；之后，将重设检测区域的中心转换成检测中心点，并对所述检测中心点进行电子束检测。
电子束检测优化方法

[发明专利]结合实体坐标的位失效侦测方法-CN201410084502.7有效
发明人：骆统;陈琪旻;杨令武;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2014-03-10 - 公布日： 2017-11-03 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种结合实体坐标的位失效侦测方法，在此方法中先取得一晶圆对位检测数据，其包括一晶圆内每一层的缺陷的影像和此缺陷的实体坐标；然后，进行一位失效侦测步骤，以得到晶圆内失效位的数字坐标，并转换此数字坐标为实体位置，且将实体位置重叠于实体坐标，以便快速得到失效位与缺陷之间的关联性。
结合实体标的失效侦测方法

[发明专利]隔离结构及其制造方法-CN201510569427.8在审
发明人：叶金瓒;骆统;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2015-09-09 - 公布日： 2017-03-22 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种隔离结构及其制造方法。隔离结构包括缓冲层和包覆层。缓冲层位于基底的沟道中。包覆层位于沟道中且环绕包覆缓冲层，其中缓冲层未裸露出来且未与沟道接触，且缓冲层的材料与包覆层不同。
隔离结构及其制造方法

[发明专利]环绕式栅极垂直栅极存储器结构和半导体元件及其构建方法-CN201510481531.1在审
发明人： 杨大弘 -专利权人：旺宏电子股份有限公司
申请日： 2015-08-07 - 公布日： 2016-12-21 - 主分类号： H01L21/8247 文献下载
摘要：本发明公开了一种环绕式栅极垂直栅极存储器结构和半导体元件及其构建方法，该构建方法包括：在基板上形成一多层结构，使多层结构具有交错叠层的多个第一绝缘材料层和导电材料层；识别用来形成位线和字线的位线位置和字线位置；移除多层结构在被识别的位线位置和字线位置之外的部分；在被识别的位线位置和字线位置之外的区域中形成第二绝缘材料垂直结构；移除多层结构沿位线位置被识别的字线位置而未包含被识别的位线位置的区域中的部分；移除第一绝缘材料层沿被识别的字线位置的区域中的第一绝缘材料；及在被识别的位线位置、字线位置中形成位线、字线。
环绕栅极垂直存储器结构半导体元件及其构建方法

[发明专利]三维半导体元件及其制造方法-CN201510159727.9在审
发明人： 杨大弘;洪士平;连楠梓;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2015-04-07 - 公布日： 2016-11-23 - 主分类号： H01L21/8247 文献下载
摘要：本发明的实施例有关于半导体元件及制造半导体元件的方法。制造半导体元件的方法包括提供基板以及形成多层于基板之上。多层包括交替的多个第一组成材料层及多个第二组成材料层。所述方法还包括形成伸长支柱。此伸长支柱由基板的至少一顶面延伸。
三维半导体元件及其制造方法

[发明专利]制作字线的方法、形成半导体元件的方法及记忆体元件-CN201510108359.5在审
发明人：龙成一;魏安祺;杨大弘 -专利权人：旺宏电子股份有限公司
申请日： 2015-03-12 - 公布日： 2016-10-19 - 主分类号： H01L21/768 文献下载
摘要：本发明是有关于一种以具有薄导电层的半镶嵌工艺来制作字线的方法、形成半导体元件的方法及记忆体元件.可以用来制作无串焊的字线，其可以在字线的间隔小于40纳米时，维持记忆胞的关件尺寸，通过在制作工艺中使用薄导电保护层来保护储存层，并在后续工艺中使此薄导电保护层与填充的导电材料接触。
制作方法形成半导体元件记忆体

[发明专利]高深宽比结构-CN201510108351.9在审
发明人：张升原;魏安祺;连楠梓;杨大弘;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2015-03-12 - 公布日： 2016-06-22 - 主分类号： H01L27/115 文献下载
摘要：本发明是有关于一种高深宽比结构，包括基底、多个堆叠结构以及多个支撑结构。堆叠结构位于基底上，相邻两个堆叠结构之间具有沟渠。每一堆叠结构包括多个第一材料层及多个第二材料层。第二材料层与第一材料层相互交替。支撑结构分别位于基底与堆叠结构之间，其中每一支撑结构具有凹凸状表面。本发明所提供的高深宽比结构借由在基底与堆叠结构之间形成支撑结构，可以提升堆叠结构的强度以及抗倒塌性。
高深结构

1
2
3
下一页»
尾页
共 40 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top