“松野光一”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]包括低k漏极选择层级隔离结构的三维存储器器件及其形成方法-CN202180094244.9在审
发明人：张鹏;张艳丽;杨翔;松野光一;东谷政昭;J·阿尔斯迈耶 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-12-28 - 公布日： 2023-10-27 - 主分类号： H10B43/27 文献下载
摘要：一种三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于衬底上方；存储器开口填充结构的阵列，该存储器开口填充结构的阵列位于竖直延伸穿过该交替堆叠的存储器开口的阵列内；以及漏极选择层级隔离结构，该漏极选择层级隔离结构在两行存储器开口填充结构之间竖直延伸穿过漏极选择层级导电层。该漏极选择层级隔离结构可包括低k介电材料或气隙。
包括选择层级隔离结构三维存储器器件及其形成方法

[发明专利]具有翅片式支撑柱结构的三维存储器器件及其形成方法-CN202280016603.3在审
发明人：下村宪一;松野光一;J·阿尔斯迈耶;于继新 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-01-26 - 公布日： 2023-10-10 - 主分类号： H01L21/311 文献下载
摘要：本发明公开了一种三维存储器器件，该三维存储器器件包括：位于衬底上方的绝缘层和导电层的交替堆叠；存储器开口填充结构，这些存储器开口填充结构包括相应竖直半导体沟道和相应存储器膜；和支撑柱结构，这些支撑柱结构包括相应虚设竖直半导体沟道、相应虚设存储器膜和介电间隔物翅片的竖直堆叠，该介电间隔物翅片的竖直堆叠位于这些导电层的层级处并且插置在这些导电层与该相应虚设存储器膜之间。
具有翅片式支撑结构三维存储器器件及其形成方法

[发明专利]包含由气隙间隔开的位线的半导体器件及其形成方法-CN202180089721.2在审
发明人： 松野光一;东谷政昭;J·阿尔斯迈耶 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-05-28 - 公布日： 2023-09-01 - 主分类号： H10B43/50 文献下载
摘要：本发明公开了一种半导体结构，包括半导体器件、电连接至半导体器件的位线、位于位线之间的气隙、封盖层级材料层、位于位线和封盖层级材料层之间的通孔层级介电材料层、以及导电通孔结构，该导电通孔结构延伸穿过通孔层级介电材料层并接触位线中的相应一者的顶表面。封盖层级材料层包含暴露气隙的包含腔体的开口。封盖层级材料层包含延伸到包含腔体的开口的外围区中的突出部分。
包含间隔半导体器件及其形成方法

[发明专利]包括背侧沟槽支撑结构的三维存储器设备及其形成方法-CN202180006652.4在审
发明人： 松野光一;于继新;J·阿尔斯迈耶 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-04 - 公布日： 2022-08-26 - 主分类号： H01L27/11578 文献下载
摘要：一种三维存储器设备，该三维存储器设备包括位于衬底上方并且通过背侧沟槽而彼此横向间隔开的层堆叠。所述层堆叠中的每个层堆叠包括绝缘层和导电层的相应的交替堆叠。存储器开口竖直延伸穿过交替堆叠中的相应交替堆叠，并且填充有相应的存储器开口填充结构。所述存储器开口填充结构中的每个存储器开口填充结构包括相应的竖直半导体沟道和相应的竖直存储器元件堆叠。每个背侧沟槽填充结构包括相应行背侧沟槽桥结构，所述相应行背侧沟槽桥结构距所述衬底的距离比所述导电层中的最远侧导电层距所述衬底的距离更远。背侧沟槽桥结构可以在形成导电层的替换工艺期间提供结构支撑。
包括沟槽支撑结构三维存储器设备及其形成方法

[发明专利]包括贯穿堆叠通孔结构的接合的半导体裸片组件及其制造方法-CN202180006670.2在审
发明人： J·阿尔斯迈耶;J·凯;松野光一 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-01 - 公布日： 2022-07-08 - 主分类号： G11C5/02 文献下载
摘要：本发明公开了一种接合组件，该接合组件包括：第一三维存储器裸片，该第一三维存储器裸片包含第一绝缘层与第一导电层的第一交替堆叠，以及位于该第一交替堆叠中的第一存储器结构；第二三维存储器裸片，该第二三维存储器裸片接合到该第一三维存储器裸片，并且包含第二绝缘层与第二导电层的第二交替堆叠，以及位于该第二交替堆叠中的第二存储器结构。这些第一导电层沿着第一水平方向具有不同的横向范围，这些横向范围随着距驱动器电路器件的相应竖直距离而减小，并且这些第二导电层沿着该第一水平方向具有不同的横向范围，这些横向范围随着距这些驱动器电路器件的相应竖直距离而增加。
包括贯穿堆叠结构接合半导体组件及其制造方法

[发明专利]包括贯穿存储器层级通孔结构的三维存储器器件及其制造方法-CN202080081433.8在审
发明人：岩井高崎;大津良孝;时田博文;金泽纯平;大井久和;松冈博则;松野光一 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-12-28 - 公布日： 2022-07-08 - 主分类号： H01L27/112 文献下载
摘要：本发明公开了一种三维存储器器件，该三维存储器器件可包括：绝缘层和导电层的交替堆叠，该交替堆叠位于半导体材料层上方；存储器堆叠结构，该存储器堆叠结构竖直延伸穿过该至少一个交替堆叠；和介电板的竖直堆叠，该竖直堆叠与该至少一个交替堆叠的这些绝缘层的横向延伸部分交错。导电通孔结构可竖直延伸穿过每个介电板和这些绝缘层，并且可接触下面的金属互连结构。除此之外或另选地，支撑柱结构可竖直延伸穿过这些介电板的该竖直堆叠并进入穿过该半导体材料层的开口中，并且可接触嵌入有该下面的金属互连结构的较低层级介电材料层，以在制造期间增强对该三维存储器器件的结构支撑。
包括贯穿存储器层级结构三维器件及其制造方法

[发明专利]具有包括支撑管芯的接合结构的三维器件及其制备方法-CN201980085576.3在审
发明人：西田昭夫;虫贺光昭;崔志欣;J·凯;M·乔杜里;松野光一;J·阿尔斯迈耶 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-11-25 - 公布日： 2021-08-06 - 主分类号： H01L21/18 文献下载
摘要：包括存储器元件三维阵列的存储器管芯和包括支持存储器元件三维阵列的操作的外围电路的逻辑管芯可以通过管芯到管芯接合来接合以提供接合组件。可通过形成穿过该存储器管芯或穿过该逻辑管芯的凹陷区来提供用于接合组件的外部接合焊盘，以物理地暴露互连层级介电层内的金属互连结构。这些外部接合焊盘可包括这些金属互连结构的物理暴露的子集，或者可形成在这些金属互连结构的物理暴露的子集上。另选地或除此之外，横向绝缘外部连接通孔结构可通过该接合组件形成到这些金属互连结构的多个层级。此外，延伸穿过该存储器管芯的阶梯式介电材料部分的贯穿介电外部连接通孔结构可被物理地暴露，并且可在其上形成外部接合焊盘。
具有包括支撑管芯接合结构三维器件及其制备方法

[发明专利]用于从晶圆的键合组件移除体衬底的方法-CN201980078021.6在审
发明人： J·凯;M·乔杜里;松野光一;J·阿尔斯迈耶 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-12-27 - 公布日： 2021-07-23 - 主分类号： H01L27/11551 文献下载
摘要：本公开提供了第一晶圆，该第一晶圆包括第一衬底、覆盖在该第一衬底上面的第一半导体器件以及覆盖在该第一半导体器件上面的第一介电材料层。牺牲材料层形成在包括第二衬底的第二晶圆的顶表面上方。第二半导体器件和第二介电材料层形成在该牺牲材料层的顶表面上方。该第二晶圆附接到该第一晶圆，使得该第二介电材料层面向该第一介电材料层。多个空隙穿过该第二衬底形成。通过提供蚀刻剂来移除该牺牲材料层，该蚀刻剂通过该多个空隙来蚀刻该牺牲材料层的材料。在移除该牺牲材料层时，该衬底与包括该第一晶圆、该第二半导体器件和该第二介电材料层的键合组件脱离。
用于组件衬底方法

[发明专利]半导体装置以及半导体装置的制造方法-CN201310399689.5有效
发明人：坂口武史;杉山裕和;藤井详久;五月女真一;渡部忠兆;松野光一;甲斐直树 -专利权人：株式会社东芝
申请日： 2013-09-05 - 公布日： 2017-04-12 - 主分类号： H01L27/115 文献下载
摘要：本实施方式的半导体装置包括将半导体基板分离为多个第1元件区域的第1元件分离区域以及隧道绝缘膜、电荷积聚层、电极间绝缘膜和控制栅极电极被顺序层叠在上述第1元件区域之上的多个存储单元。在周边电路区域中包括将上述半导体基板分离为多个第2元件区域的第2元件分离区域以及栅极绝缘膜、栅极电极被顺序层叠在上述第2元件区域之上的周边晶体管。上述第1元件分离区域具有埋入第1元件分离沟的底部的第1元件分离绝缘膜和在上述第1元件分离绝缘膜与上述电极间绝缘膜之间形成的空隙，上述第2元件分离区域具有埋入第2元件分离沟中的第2元件分离绝缘膜。上述第1元件分离绝缘膜的膜质和上述第2元件分离绝缘膜的膜质不同。
半导体装置以及制造方法

[发明专利]半导体装置及其制造方法-CN200710153513.6有效
发明人： 松野光一 -专利权人：株式会社东芝
申请日： 2007-09-20 - 公布日： 2008-03-26 - 主分类号： H01L21/8247 文献下载
摘要：本发明的半导体装置的制造方法的特征在于：包括在具有上表面的半导体基板的上述上表面形成上部具有半导体层的多个存储单元晶体管的栅极的工序、形成第1氧化硅膜用以填充在上述多个栅极间的工序、除去上述第1氧化硅膜的上部而加工为露出上述栅极的上述半导体层的工序、在上述栅极的上述半导体层的上表面堆积金属层进行合金化而形成金属半导体合金层并除去未作为上述合金层使用的其余的金属层的工序、在上述栅极上和上述栅极间形成第2氧化硅膜的工序即上述第2氧化硅膜的上表面在上述栅极上和上述栅极间的区域上形成在位于比从上述半导体基板的表面到上述栅极的上表面的高度高的位置的工序和在上述第2氧化硅膜上形成氮化硅膜的工序。
半导体装置及其制造方法

[发明专利]制造半导体器件的方法-CN200410081855.8无效
发明人：井口直;角田弘昭;松野光一 -专利权人：株式会社东芝
申请日： 2002-06-28 - 公布日： 2005-08-10 - 主分类号： H01L21/283 文献下载
摘要：一种制造半导体器件的制造方法，包括：在半导体衬底上形成栅绝缘膜；在所说栅绝缘膜上形成栅电极，从而与所说半导体衬底电绝缘；腐蚀所说栅电极、所说栅绝缘膜和所说半导体衬底从而形成沟槽，该沟槽将用于形成器件的器件区与所说衬底上表面上的其它区电隔离；在氢气H₂和氧气O₂气氛中氧化所说半导体衬底的衬底侧表面和所说栅电极的栅极侧表面，该衬底侧表面形成所说沟槽的一部分侧表面，该栅极侧表面形成所说沟槽的另一部分侧表面。
制造半导体器件方法

[发明专利]半导体器件和制造半导体器件的方法-CN02127569.6无效
发明人：井口直;角田弘昭;松野光一 -专利权人：株式会社东芝
申请日： 2002-06-28 - 公布日： 2003-02-05 - 主分类号： H01L21/283 文献下载
摘要：一种半导体器件，包括半导体衬底，具有衬底上表面，在其上形成一个器件；栅电极，具有相对于所说衬底上表面的相对表面，并通过栅绝缘膜与所说半导体衬底电绝缘；沟槽，穿过所说栅电极进入所说半导体衬底而形成，将所说衬底上表面的其它区与用于形成器件的器件区电隔离；第一边界端部，在所说半导体衬底的形成所说沟槽的一部分侧表面的衬底侧表面和所说衬底上表面之间限定该第一边界端部；第二边界端部，在所说栅电极的形成所说沟槽的另一部分侧表面的栅极侧表面和所说相对表面之间限定该第二边界端部；其中所说第一边界端部和所说第二边界端部具有曲率半径不小于30埃的球形形状。
半导体器件制造方法

1
共 12 条