“布赖恩·A·温斯特德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]制造用于制造分裂栅极非易失性存储器单元的半导体结构的方法-CN201180005566.8有效
发明人： 布赖恩·A·温斯特德;郑·M·洪;康承泰;康斯坦丁·V·罗伊克;斯潘塞·E·威廉姆斯 -专利权人：飞思卡尔半导体公司
申请日： 2011-01-03 - 公布日： 2012-09-26 - 主分类号： H01L27/115 文献下载
摘要：本发明提供一种在半导体层(12)上制造半导体器件(10)的方法。该方法包括：在半导体层(12)上方形成选择栅极电介质层(14)；在选择栅极电介质层(12)上方形成选择栅极层(16)；以及通过去除选择栅极层中的至少一部分来形成选择栅极层(16)的侧壁。该方法还包括：在选择栅极层(16)的侧壁的至少一部分上以及选择栅极层(16)的至少一部分下方，生长牺牲层(22)；以及去除牺牲层(22)，以暴露选择栅极层的侧壁的至少一部分的表面以及选择栅极层下方的半导体层的表面。该方法还包括形成控制栅极电介质层(28)、电荷存储层(32)和控制栅极层(34)。
制造用于分裂栅极非易失性存储器单元半导体结构方法

[发明专利]形成具有栅应力器的半导体器件的方法和半导体器件-CN200880018202.1有效
发明人： 布赖恩·A·温斯特德;克斯坦丁·V·罗伊克;翁-耶·希恩 -专利权人：飞思卡尔半导体公司
申请日： 2008-05-19 - 公布日： 2010-03-24 - 主分类号： H01L21/28 文献下载
摘要：半导体器件(10)形成在半导体层(12)中。栅堆叠(16，18)形成在半导体层上方，并且包括第一导电层(22)和在该第一层上方的第二层(24)。第一层比第二层更具有导电性并且对注入提供更强的阻止能力。将物质(46)注入到第二层中。源/漏区(52)形成在栅堆叠的相对面上的半导体层中。在注入步骤之后加热栅堆叠，以使栅堆叠将应力施加在栅堆叠下方的区域中的半导体层中。
形成具有应力半导体器件方法

[发明专利]源/漏应力器及其方法-CN200880006470.1有效
发明人：张达;布赖恩·A·温斯特德 -专利权人：飞思卡尔半导体公司
申请日： 2008-02-11 - 公布日： 2010-01-06 - 主分类号： H01L29/78 文献下载
摘要：提供了一种形成半导体器件(10)的方法。该方法包括形成覆盖在衬底(12)上的栅极结构(22)。该方法进一步包括形成邻近栅极结构(22)的侧壁间隔物(24)。该方法进一步包括在半导体器件(10)的源极侧的方向上执行成角注入(26)。该方法进一步包括对半导体器件(10)退火。该方法进一步包括在衬底中邻近侧壁间隔物(24)的相对端处形成凹部(32，34)，以暴露第一类型的半导体材料(16)。该方法进一步包括在凹部中外延生长第二类型的半导体材料(36，38)，其中第二类型的半导体材料具有与第一类型的半导体材料的晶格常数不同的晶格常数，以在半导体器件(10)的沟道区中造成应力。
应力及其方法

[发明专利]厚应变SOI衬底中的工程应变-CN200780019691.8有效
发明人：翁-耶·希恩;维克托·H·瓦塔尼安;布赖恩·A·温斯特德 -专利权人：飞思卡尔半导体公司
申请日： 2007-04-24 - 公布日： 2009-06-10 - 主分类号： H01L21/84 文献下载
摘要：一种优选使用绝缘体上半导体(SOI)晶片(101)的半导体制造工艺。该晶片的有源层(106)是双轴应变的，并且具有第一(110-1)和第二区域(110-2)。第二区域(110-2)被非晶化以改变它的应变分量。退火晶片以使非晶半导体再结晶。分别在第一区域和第二区域中制造第一和第二类型晶体管(150-1、150-2)。可以处理有源层的第三(110-3)和可能的第四区域(110-4)以改变它们的应变特性。可以在第三区域上形成牺牲应变结构(130)。该应变结构可以是压缩的。当适当退火具有应变结构的晶片时，它的应变特性可以被反映在第三有源层区域(110-3)中。第四有源层区域(110-4)可以在平行于晶体管应变的宽度方向上延伸的条中非晶化以产生宽度方向上的单轴应力。
应变 soi 衬底中的工程

[发明专利]包括具有与应力层相邻的有源区的晶体管结构的电子器件以及用于形成该电子器件的工艺-CN200680041793.5有效
发明人：万司·H·亚当斯;保罗·A·格吕多斯基;文卡塔·R·科拉甘塔;布赖恩·A·温斯特德 -专利权人：飞思卡尔半导体公司
申请日： 2006-10-10 - 公布日： 2008-11-12 - 主分类号： H01L21/8234 文献下载
摘要：一种电子器件(10)，可以包括第一传导类型的晶体管结构(50)、场隔离区(22)、和位于场隔离区上面的第一应力类型的层(130)。例如，晶体管结构(50)可以是p沟道晶体管结构(50)，并且第一应力类型可以是拉伸，或者晶体管结构(60)可以是n沟道晶体管结构，并且第一应力类型(70)可以是压缩。晶体管结构(50)可以包括位于有源区中的沟道区(54)。有源区的边缘包括沟道区(54)和场隔离区(22)之间的界面。自顶视图观察，该层可以包括位于有源区边缘附近的边缘。边缘之间的位置关系可以影响晶体管结构(50)的沟道区(54)中的载流子迁移率。
包括具有应力相邻有源晶体管结构电子器件以及用于形成工艺

[发明专利]用于不对称半导体器件性能增强的方法和设备-CN200580027261.1有效
发明人：马里乌斯·K·奥尔沃夫斯基;万司·H·亚当斯;刘春丽;布赖恩·A·温斯特德 -专利权人：飞思卡尔半导体公司
申请日： 2005-07-15 - 公布日： 2007-07-18 - 主分类号： H01L29/06 文献下载
摘要：介绍一种在半导体器件中提供性能增强的方法和设备。在一个实施例中，第一电流区(64、76、23)、沟道区和第二电流区(75、33、66)彼此邻近。第二电流区(75、33、66)的合金的第一元素的含量大于第一电流区(64、76、23)中的第一元素的含量，其中第二电流区(75、33、66)的第一元素的含量大于沟道区中第一元素的含量，该合金进一步包括第二元素，第一元素具有第一化合价数，且第二元素具有第二化合价数。此外，第一化合价数和第二化合价数的和为八。
用于不对称半导体器件性能增强方法设备