[发明专利]闪存半导体结构、集成芯片、电子设备和制备方法在审
| 申请号： | 202310882528.5 | 申请日： | 2023-07-18 |
| 公开（公告）号： | CN116940117A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 张耀辉 | 申请（专利权）人： | 苏州华太电子技术股份有限公司 |
| 主分类号： | H10B41/41 | 分类号： | H10B41/41;H10B43/40 |
| 代理公司： | 北京科慧致远知识产权代理有限公司 11739 | 代理人： | 宋珊珊 |
| 地址： | 215000 江苏省苏州市苏州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本申请实施例提供了一种闪存半导体结构、集成芯片、电子设备和制备方法，涉及半导体技术领域。该闪存半导体结构包括：在底部衬底层表面自下及上依次设置的包含多个闪存单元的闪存器件层、多个沿垂直方法叠放的功能器件层；其中，功能器件层中至少包含逻辑计算单元；闪存器件层还包括多个第一电连接结构，设置于闪存器件层，第一电连接结构的第一端与闪存单元电性连接；填充有导电物质的层间通孔，开设于闪存器件层，并延伸至功能器件层，层间通孔的第一端与第一电连接结构的第二端电性连接；第二电连接结构设置于功能器件层，第二电连接结构的第一端与层间通孔的第二端电性连接，第二电连接结构的第二端与闪存半导体结构表面的连接层电性连接。 | ||
| 搜索关键词： | 闪存 半导体 结构 集成 芯片 电子设备 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州华太电子技术股份有限公司，未经苏州华太电子技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310882528.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 闪存半导体结构、集成芯片、电子设备和制备方法-202310882528.5
- 张耀辉 - 苏州华太电子技术股份有限公司
- 2023-07-18 - 2023-10-24 - H10B41/41
- 本申请实施例提供了一种闪存半导体结构、集成芯片、电子设备和制备方法，涉及半导体技术领域。该闪存半导体结构包括：在底部衬底层表面自下及上依次设置的包含多个闪存单元的闪存器件层、多个沿垂直方法叠放的功能器件层；其中，功能器件层中至少包含逻辑计算单元；闪存器件层还包括多个第一电连接结构，设置于闪存器件层，第一电连接结构的第一端与闪存单元电性连接；填充有导电物质的层间通孔，开设于闪存器件层，并延伸至功能器件层，层间通孔的第一端与第一电连接结构的第二端电性连接；第二电连接结构设置于功能器件层，第二电连接结构的第一端与层间通孔的第二端电性连接，第二电连接结构的第二端与闪存半导体结构表面的连接层电性连接。
- 存储装置-201810847481.8
- 小宫怜子;泉达雄;山中贵哉;长友健;高木华梨 - 铠侠股份有限公司
- 2018-07-27 - 2023-10-24 - H10B41/41
- 实施方式提供一种能够防止单元电流降低的存储装置。实施方式的存储装置具备导电层、多个第1电极层、第1半导体层、第1绝缘膜、第2电极层、及半导体基底。多个第1电极层积层在导电层的上方。第1半导体层沿着从导电层朝向多个第1电极层的第1方向贯通多个第1电极。第1绝缘膜以包围第1半导体层的方式，设置在多个第1电极层与第1半导体层之间，且包含沿着从第1半导体层朝向多个第1电极层中的1个第1电极层的第2方向依序设置的第1膜、第2膜及第3膜。第2电极层设置在多个第1电极层中最靠近导电层的第1电极层与导电层之间。半导体基底在导电层与第1半导体层之间连接在第1半导体层，且沿第1方向贯通第2电极层。与第1半导体层相接的半导体基底的表面和第2膜之间的第1方向上的间隔大于第2方向上的第3膜的膜厚。第1半导体层由第1绝缘膜包围的部分中的外周的第2方向上的最小宽度与第1半导体层贯通最靠近的第1电极的部分的外周的所述第2方向的第1宽度大致相同。第1半导体层位于半导体基底与第1绝缘膜之间的水平面的外周的第2方向上的第2宽度与第1宽度大致相同，或者大于第1宽度，且小于将第1半导体层贯通最靠近的第1电极的部分覆盖的第1绝缘膜的第2方向上的外周的第3宽度。
- 存储器系统及半导体存储装置-201910094362.4
- 前嶋洋 - 铠侠股份有限公司
- 2019-01-30 - 2023-10-24 - H10B41/41
- 实施方式提供一种能够抑制存储容量降低的存储器系统及半导体存储装置。实施方式的存储器系统包含半导体存储装置(100)及控制器(200)。半导体存储装置(100)包含：多个第1配线层(31)；多个第2配线层(31)；半导体柱(48)；第1电荷蓄积层(46)；第2电荷蓄积层(46)；以及控制部(15)，能够进行独立地选择多个第1配线层(31)的一个及多个第2配线层(31)中的相对应的一个的第1模式的控制以及一次选择多个第1配线层(31)的一个及多个第2配线层(31)中的相对应的一个的第2模式的控制。控制器(200)控制半导体存储装置(100)的控制部(15)，使它进行第1模式的控制或第2模式的控制。
- 半导体器件和包括该半导体器件的电子系统-202310324949.6
- 成政泰;张允瑄;崔茂林 - 三星电子株式会社
- 2023-03-29 - 2023-10-17 - H10B41/41
- 本公开涉及一种半导体器件和包括该半导体器件的电子系统。该半导体器件包括：第一半导体结构，包括下接合结构；以及第二半导体结构，包括设置在第一半导体结构上的第二基板、在垂直于第二基板的下表面的第一方向上堆叠并彼此间隔开的栅电极、接合到下接合结构的上接合结构、设置在第二基板的上表面上并电连接到沟道层且包括金属材料的板导电层、以及穿透全部栅电极并在垂直于第一方向的第二方向上延伸的隔离结构。隔离结构包括垂直导电层，该垂直导电层从板导电层延伸并与板导电层集成，并且包括与板导电层的金属材料相同的金属材料。
- 三维半导体器件-201810951270.9
- 沈善一;姜信焕;孙荣晥 - 三星电子株式会社
- 2018-08-20 - 2023-10-10 - H10B41/41
- 公开了一种三维半导体器件，包括：水平半导体层，包括具有第一导电性的多个阱区和具有第二导电性的分离杂质区；以及多个单元阵列结构，分别设置在水平半导体层的阱区上。分离杂质区位于阱区之间并与阱区接触。每个单元阵列结构包括堆叠结构和多个竖直结构，所述堆叠结构包括相对于水平半导体层的顶表面的竖直方向上的多个堆叠电极，所述多个竖直结构穿透堆叠结构并连接到相应的阱区。
- 具有应力竖直半导体沟道的三维存储器器件及其制备方法-201980006572.1
- R.沙朗格帕尼;R.S.马卡拉;A.拉贾谢卡尔;周非;S.朗加纳坦;西田彰男;T.饭冢 - 桑迪士克科技有限责任公司
- 2019-08-26 - 2023-09-29 - H10B41/41
- 本发明题为“具有应力竖直半导体沟道的三维存储器器件及其制备方法”。本发明公开了三维存储器器件，其包括在竖直半导体沟道中引起竖直拉伸应力以增强载流子迁移率的结构。竖直拉伸应力可以由应力源柱结构所施加的横向压缩应力引起。所述应力源柱结构可以包含应力源材料，诸如介电金属氧化物材料、氮化硅、热氧化硅或晶格常数大于沟道晶格常数的半导体材料。竖直拉伸应力可以由横向围绕所述竖直半导体沟道的导电层所施加的压缩应力引起，或者由从牺牲材料层捕获压缩应力的应力记忆技术引起。竖直拉伸应力可以由防止所述竖直半导体沟道的竖直膨胀的源极层级钉扎层生成。可以通过将包括多晶硅和硅锗合金的层堆叠用于所述竖直半导体沟道来引起竖直拉伸应力。
- 三维半导体存储器件及其制造方法-201810762087.4
- 黄盛珉;李东植;任峻成 - 三星电子株式会社
- 2018-07-11 - 2023-09-12 - H10B41/41
- 一种三维半导体存储器件包括：衬底，包括外围电路区域和单元阵列区域；多个外围栅极叠层，设置在所述外围电路区域中；以及电极结构，设置在所述单元阵列区域中。电极结构包括下电极、设置在所述下电极上的下绝缘层、以及交替堆叠在所述下绝缘层上的上电极和上绝缘层。所述下绝缘层从所述单元阵列区域延伸到所述外围电路区域中并覆盖所述外围栅极叠层。所述下绝缘层包括顺序堆叠在彼此上的第一下绝缘层和第二下绝缘层。所述第一下绝缘层包括第一绝缘材料，并且所述第二下绝缘层包括与所述第一绝缘材料不同的第二绝缘材料。
- 三维半导体存储器件-201910342853.6
- 郑恩宅;申重植;尹智慧 - 三星电子株式会社
- 2019-04-26 - 2023-09-12 - H10B41/41
- 一种三维(3D)半导体存储器件包括：源极结构，设置在水平半导体层上，并包括顺序地堆叠在水平半导体层上的第一源极导电图案和第二源极导电图案；电极结构，包括垂直堆叠在源极结构上的多个电极；以及穿透电极结构和源极结构的垂直半导体图案，其中垂直半导体图案的侧壁的一部分与源极结构接触。第一源极导电图案包括不连续界面，不连续界面在水平半导体层的顶表面与第二源极导电图案的底表面之间的水平处。
- 三维半导体存储器装置-201910454994.7
- 崔康润;李吉成;李东植;任庸植;赵恩锡 - 三星电子株式会社
- 2019-05-29 - 2023-09-12 - H10B41/41
- 提供了一种三维半导体存储器装置，该三维半导体存储器装置包括：基底；第一堆叠结构和第二堆叠结构，在基底上彼此相邻；第一共源极塞，位于第一堆叠结构与第二堆叠结构之间；第二共源极塞，位于第一堆叠结构与第二堆叠结构之间；以及竖直介电结构，位于第一共源极塞与第二共源极塞之间。第一堆叠结构和第二堆叠结构中的每个可以包括交替地堆叠在基底上的多个绝缘层和多个电极。第一共源极塞可以连接到基底。第二共源极塞可以与基底分隔开。
- 半导体装置-201810149176.1
- 濑户基司;川口谷瞳 - 铠侠股份有限公司
- 2018-02-13 - 2023-09-05 - H10B41/41
- 实施方式提供一种能够提高可靠性的半导体装置。实施方式的半导体装置(1)包括：半导体衬底(10)，具有相互对向的第1及第2主面，且在第1主面积层着第1配线层(18)及第2配线层(19)；第1电极(30)，设置在半导体衬底(10)内，将第1主面的第1配线层(18)与设置在第2主面的端子(BP‑A)电连接；以及第2电极(50)，设置在第2配线层上。第1电极(30)、第1配线层(18)、第2配线层(19)及第2电极(50)沿着与第1及第2主面垂直的第1方向(D3)配置。第2配线层(19)在与第2电极(50)的连接区域和第2配线层(19)的端部之间具有第1气隙(AG1)。
- 存储器元件-202210200504.2
- 丁榕泉;蔡亚峻 - 旺宏电子股份有限公司
- 2022-03-02 - 2023-08-22 - H10B41/41
- 本公开提供一种存储器元件，包括：存储器阵列以及至少一第一垂直晶体管位于介电基底上。所述至少一第一垂直晶体管设置在所述阶梯区的所述介电基底上方，包括：第一环绕式栅极层、通道柱、栅介电层、第一源极与漏极区以及第二源极与漏极区。所述第一环绕式栅极层，与存储器阵列的栅极叠层结构横向相邻。所述通道柱，延伸穿过所述第一环绕式栅极层。所述栅介电层，设置于所述通道柱与所述第一环绕式栅极层之间。所述第一源极与漏极区，位于所述通道柱的底部下方且与所述通道柱的所述底部电性连接。所述第二源极与漏极区，位于所述通道柱的顶部上方且与所述通道柱的所述顶部电性连接。
- 具有外围上单元结构的存储器件和包括其的存储器封装-201710060999.2
- 金昶汎;金成勋 - 三星电子株式会社
- 2017-01-25 - 2023-08-22 - H10B41/41
- 本公开提供具有外围上单元结构的存储器件和包括其的存储器封装。一种存储器件包括衬底和设置在衬底的第一表面上的外围电路。外围电路包括第一晶体管。存储器件还包括设置在外围电路上的第一布线层、设置在第一布线层上的基底层、设置在基底层上的存储单元阵列、以及设置在存储单元阵列上的第二布线层。第二布线层包括配置为供应第一电压的第一电源布线、配置为供应第二电压的第二电源布线、以及电连接到第一晶体管的第一布线。第一布线配置为可电连接到第一电源布线或第二电源布线。
- 具有氢阻挡层的三维存储设备及其制造方法-202011527127.0
- 刘峻 - 长江存储科技有限责任公司
- 2019-10-12 - 2023-08-08 - H10B41/41
- 公开了具有氢阻挡层的三维(3D)存储设备及其制造方法的实施例。在一个示例中，一种3D存储设备包括：衬底；存储叠层，其包括在衬底上方交错的导电层和电介质层；NAND存储串的阵列，每个NAND存储串垂直延伸穿过存储叠层；多个逻辑处理兼容器件，其在NAND存储串的阵列上方；半导体层，其在逻辑处理兼容器件上方并与所述逻辑处理兼容器件接触；焊盘引出互连层，其在半导体层上方；以及氢阻挡层，其垂直位于半导体层与焊盘引出互连层之间，并被配置为阻挡氢排出。
- 半导体装置和包括该半导体装置的半导体封装件-202211407915.5
- 金相录;朴商秀;朴廷埈;全秀昶;曹诚敏 - 三星电子株式会社
- 2022-11-10 - 2023-07-28 - H10B41/41
- 公开了半导体装置和半导体封装件。所述半导体装置包括：半导体基底，包括堆叠区域和垫区域；外围电路结构，包括在半导体基底上的多个外围电路；单元阵列结构，在外围电路结构上；以及再分布层，在单元阵列结构上并且包括再分布介电层和在再分布介电层上的再分布图案。再分布介电层覆盖单元阵列结构的最上面的导电图案。再分布图案连接到最上面的导电图案。再分布层在垫区域上的在竖直方向上的厚度大于再分布层在堆叠区域上的在竖直方向上的厚度。
- 用于减少闪存存储器系统中字线和控制栅极线之间的耦合的方法和装置-201810626274.X
- 钱晓州;K.M.岳;罗光燕 - 硅存储技术公司
- 2018-06-15 - 2023-07-28 - H10B41/41
- 用于减少闪存存储器系统中字线和控制栅极线之间的耦合的方法和装置。本发明公开了一种方法和装置，以用于减少由于寄生电容和寄生电阻而导致闪存存储器系统中的字线和控制栅极线之间原本可能出现的耦合。所述闪存存储器系统包括被组织成行和列的闪存存储器单元的阵列，其中每行被耦合到字线和控制栅极线。
- 垂直存储器件-201710561061.9
- 金敬勋;金泓秀;李朱嬿 - 三星电子株式会社
- 2017-07-11 - 2023-07-18 - H10B41/41
- 一种垂直存储器件包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在单元区上并在垂直方向上延伸穿过栅电极的沟道，在外围电路区上并在垂直方向上延伸的第一下接触插塞，在外围电路区上与第一下接触插塞相邻并在垂直方向上延伸的第二下接触插塞，以及电连接到第一下接触插塞的第一上布线。第一上布线被配置为将电信号施加到第一下接触插塞。第二下接触插塞不被电连接到配置为施加电信号的上布线。
- 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法-202211603618.8
- A·N·斯卡伯勒;J·D·霍普金斯 - 美光科技公司
- 2022-12-13 - 2023-06-30 - H10B41/41
- 本申请涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，存储器块个别地包括竖直堆叠，竖直堆叠包括导体层正上方交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和导电层的沟道材料串。沟道材料串与导体层的导体材料直接电耦合。穿阵列通孔TAV区包括个别地延伸穿过绝缘层和导电层到导体层中的TAV。TAV中的个别TAV包括在下部部分正上方且与下部部分接合的上部部分。个别TAV在竖直横截面中包括至少一个外部上部折弯表面。个别TAV包括在竖直横截面中在所述导体层中且在上部折弯表面下方的至少一个外部下部折弯表面。公开了其它实施例，包含方法。
- 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法-202211606353.7
- D·法兹尔;I·V·恰雷;N·M·洛梅利;R·维尼加拉 - 美光科技公司
- 2022-12-14 - 2023-06-30 - H10B41/41
- 本公开涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括导体层正上方交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。所述沟道材料串与所述导体层的导体材料直接电耦合。穿阵列通孔TAV区包括个别地延伸穿过所述绝缘层和所述导电层到所述导体层中的TAV构造。所述TAV构造中的个别TAV构造包括在下部部分正上方且与所述下部部分接合的上部部分。所述个别TAV构造在竖直横截面中包括所述上部部分与所述下部部分接合的至少一个外部折弯表面。公开了其它实施例，包含方法。
- 三维存储器装置的接触部结构及其形成方法-202310385087.8
- 王迪;张中;周文犀 - 长江存储科技有限责任公司
- 2021-09-15 - 2023-06-23 - H10B41/41
- 本公开内容描述了一种三维(3D)存储器装置，包括设置在半导体层上的第一存储器阵列和第二存储器阵列。3D存储器装置还可包括设置在第一存储器阵列与第二存储器阵列之间的阶梯结构。阶梯结构包括第一阶梯区域和第二阶梯区域。第一阶梯区域包括第一阶梯结构，该第一阶梯结构包含在第一方向上下降的第一多个梯级。第二阶梯区域包括第二阶梯结构，该第二阶梯结构包含在第二方向上下降的第二多个梯级。3D存储器装置还可包括设置在第一阶梯区域与第二阶梯区域之间的接触部区域。接触部区域包括延伸穿过绝缘层并进入半导体层中的多个接触部。
- 一种半导体器件及其形成方法-202010214814.0
- 韩亮;王海英 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2020-03-24 - 2023-06-23 - H10B41/41
- 本发明公开一种半导体器件及其形成方法，方法包括：提供包括隔离区和器件区的基底，形成贯穿无源栅极结构的控制栅层的切割沟槽，在切割沟槽中、栅极结构侧部的基底上、以及隔离区的控制栅层上依次形成第一介质层和第二介质层，且第二介质层暴露出隔离区的第一介质层；以第二介质层为掩模刻蚀去除隔离区上的第一介质层；回刻蚀第一介质层和第二介质层，直至暴露出控制栅层的顶部区域，且切割沟槽中的底部具有覆盖浮栅层的残余第一介质层。本申请形成了第一介质层和第二介质层，并在回刻蚀之前去除了隔离区上的第一介质层。残余第一介质层能够对切割沟槽进行保护。有效地避免了器件电阻过大的问题，提高了器件的性能。
- 微电子装置及相关存储器装置、电子系统及方法-202110966680.2
- 翁贝托·M·梅奥托;E·卡梅尔伦吉;P·泰萨里欧;L·罗伦 - 美光科技公司
- 2021-08-23 - 2023-06-06 - H10B41/41
- 本专利申请案涉及微电子装置及相关存储器装置、电子系统及方法。一种形成微电子装置的方法包括形成存储器阵列区域，所述存储器阵列区域包括垂直位于基底结构之上的存储器单元，所述基底结构包括半导电材料及垂直延伸到所述半导电材料中的对准标记结构。形成延伸穿过所述存储器阵列区域且到所述对准标记结构中的第一接触结构。在所述存储器阵列区域之上形成支撑结构。移除所述基底结构的一部分以暴露所述对准标记结构。形成垂直邻近所述基底结构的剩余部分的控制逻辑区域。所述控制逻辑区域包括通过部分延伸穿过所述对准标记结构且接触所述第一接触结构的第二接触结构与所述第一接触结构电连通的控制逻辑装置。
- 半导体器件-201810519978.7
- 朴寅洙;辛东善 - 爱思开海力士有限公司
- 2018-05-28 - 2023-05-12 - H10B41/41
- 半导体器件。本文可提供一种半导体器件及其制造方法。该半导体器件可包括存储器串，该存储器串包括经由沟道层彼此串联联接的存储器单元，该存储器串联接在位线与第二源极线之间。该半导体器件可包括通过沟道层电联接到第二源极线的第一源极线。
- 具有垂直晶体管的存储器器件及其形成方法-202180003351.6
- 刘威;朱宏斌;华子群;江宁;华文宇 - 长江存储科技有限责任公司
- 2021-08-31 - 2023-05-09 - H10B41/41
- 在某些方面中，一种三维(3D)存储器器件包括第一半导体结构、第二半导体结构以及在第一半导体结构与第二半导体结构之间的第一键合界面。第一半导体结构包括外围电路。第二半导体结构包括存储器单元阵列和耦合到存储器单元并且各自在垂直于第一方向的第二方向上延伸的多条位线。存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到垂直晶体管的存储单元。位线中的相应一条位线和相应存储单元在第一方向上耦合到存储器单元中的每一个存储器单元的相对端部。存储器单元阵列经过第一键合界面耦合到外围电路。
- 三维存储器装置的接触部结构及其形成方法-202180004557.0
- 王迪;张中;周文犀 - 长江存储科技有限责任公司
- 2021-09-15 - 2023-05-02 - H10B41/41
- 本公开内容描述了一种三维(3D)存储器装置，包括设置在半导体层上的第一存储器阵列和第二存储器阵列。3D存储器装置还可包括设置在第一存储器阵列与第二存储器阵列之间的阶梯结构。阶梯结构包括第一阶梯区域和第二阶梯区域。第一阶梯区域包括第一阶梯结构，该第一阶梯结构包含在第一方向上下降的第一多个梯级。第二阶梯区域包括第二阶梯结构，该第二阶梯结构包含在第二方向上下降的第二多个梯级。3D存储器装置还可包括设置在第一阶梯区域与第二阶梯区域之间的接触部区域。接触部区域包括延伸穿过绝缘层并进入半导体层中的多个接触部。
- 局部字线驱动器件、存储器件及其制造方法-202011626649.6
- 甘程;刘威;黄诗琪;陈顺福 - 长江存储科技有限责任公司
- 2019-11-28 - 2023-04-28 - H10B41/41
- 提供了局部字线驱动器件、存储器件和制造方法。局部字线驱动器件包括衬底和在衬底上形成的晶体管结构的阵列。晶体管结构被配置在行和列中。衬底包括多个第一场区和多个第二场区，每个第一场区在晶体管结构的相邻行之间，以及每个第二场区在晶体管结构的相邻列之间。深沟槽隔离结构在衬底的多个第一场区或多个第二场区中的至少一个场区中形成。
- 一种二维半导体薄膜的三维堆叠集成电路及其制备方法-202211491595.6
- 台国安;武子桐;侯闯 - 南京航空航天大学
- 2022-11-25 - 2023-04-25 - H10B41/41
- 本发明公开了一种二维半导体薄膜的三维堆叠集成电路及其制备方法，属于半导体器件技术领域，针对二维材料易于转移的特点，将功能模块化的二维半导体电路，通过三维堆叠集成的方式，成倍提高其集成度；极大的降低了工艺复杂度和加工时间。本发明的三维集成电路由模块化的单层二维半导体薄膜电路为基础堆叠而成，每一个叠层可以实现特定的逻辑功能，各叠层间由绝缘层隔开，并通过总引出端连接；单层电路由二维半导体薄膜为基础制备得到。本发明工艺简单、成本低廉，得到的电路器件具有多功能集成、互连缩短、集成度高等优势，可推进二维半导体薄膜材料在集成电路产业中的应用。
- 非易失性存储器件和包括非易失性存储器件的存储系统-202210996420.4
- 崔茂林;张允瑄 - 三星电子株式会社
- 2022-08-18 - 2023-04-21 - H10B41/41
- 提供了一种非易失性存储器件，包括：第一结构，该第一结构包括第一衬底、外围电路、第一绝缘结构、多个第一接合焊盘、以及第一互连结构；第二结构，该第二结构包括导电蚀刻停止层、公共源极线层、包括交替堆叠的栅极层和层间绝缘层的堆叠结构、穿透堆叠结构的单元区域的多个沟道结构、第二绝缘结构、多个第二接合焊盘、以及第二互连结构，并且该第二结构接合到第一结构；以及连接层，该连接层包括第三绝缘结构、输入/输出通孔、以及输入/输出焊盘，其中，第二绝缘结构和第三绝缘结构之间的界面设置在导电蚀刻停止层的顶表面和底表面之间的竖直高度处。
- 立体存储器元件及其制作方法-201910136812.1
- 胡志玮;叶腾豪;江昱维 - 旺宏电子股份有限公司
- 2019-02-22 - 2023-04-07 - H10B41/41
- 本发明公开了一种立体存储器元件及其制作方法，该立体存储器元件包含一基材、多个导电层、多个绝缘层、一储存层、一绝缘隔墙、一第一通道部、一第二通道部以及一第一导电插塞。这些导电层以及绝缘层彼此交错叠层位于基材上以形成一多层叠层结构。储存层穿过多层叠层结构，且具有彼此分离的一第一串行部以及一第二串行部。第一通道部位于第一串行部的一侧边。第二通道部位于第二串行部的一侧边。第一通道部与第二通道部各包含一上通道部份以及一下通道部份。第一导电插塞连接于上通道部份以及下通道部份之间。
- 包括沟道结构和贯穿电极的半导体装置以及电子系统-202211064994.4
- 朴珍荣;金爀;陆然根 - 三星电子株式会社
- 2022-09-01 - 2023-03-07 - H10B41/41
- 提供了包括沟道结构和贯穿电极的半导体装置以及电子系统。所述半导体装置包括包含下布线的下结构。水平布线层设置在下结构上，同时包括水平导电层和延伸穿过水平导电层的水平绝缘层。堆叠结构设置在水平布线层上。提供在延伸穿过堆叠结构的同时延伸到水平布线层中的沟道结构。提供在延伸穿过堆叠结构和水平绝缘层的同时连接到下布线的贯穿电极。堆叠结构包括重复交替地堆叠的绝缘层和电极层以及设置在绝缘层的侧表面和电极层的侧表面处的层间绝缘层。贯穿电极包括延伸到层间绝缘层中的第一部分以及设置在第一部分与下布线之间的第二部分，同时第二部分具有比第一部分的水平宽度小的水平宽度。
- 包含存储器单元的竖直串的电子装置以及相关存储器装置、系统和方法-202211061155.7
- A·比克斯勒 - 美光科技公司
- 2022-08-31 - 2023-03-07 - H10B41/41
- 本申请涉及包含竖直存储器单元串的电子装置以及相关存储器装置、系统和方法。所述电子装置包括堆叠、导柱和感测装置，所述堆叠包括覆盖在源极层次上面的交替的导电结构和绝缘结构的层次，所述导柱包括竖直延伸穿过所述堆叠的沟道材料，所述感测装置包括所述源极层次内的栅极材料。所述感测装置的所述栅极材料与所述导柱的所述沟道材料电连通。
- 专利分类
