|
|
钻瓜专利网为您找到相关结果 169个，建议您 升级VIP下载更多相关专利
- [发明专利]键合装置、键合装置的形成方法及键合方法-CN202310693688.5在审
-
骆中伟;蓝天;华文宇
-
芯盟科技有限公司
-
2023-06-12
-
2023-09-15
-
H01L21/67
- 一种键合装置、键合装置的形成方法及键合方法，其中键合装置用于键合芯片和第一晶圆，所述第一晶圆包括若干芯片区，且各芯片区内具有待键合区，所述键合装置包括：衬底晶圆，所述衬底晶圆包括若干单元格区，当所述第一晶圆与所述衬底晶圆表面相贴合时，各所述单元格区与各所述芯片区重合；位于所述衬底晶圆表面的辅助层，各单元格区上的所述辅助层内具有凹槽，所述凹槽底部暴露出所述衬底晶圆表面，所述凹槽用于容纳所述芯片，所述凹槽相对其所在的单元格区的位置与所述待键合区相对所述芯片区的位置一致，降低了若干所述芯片与第一晶圆之间的对准难度，有利于提高对准精度，提高键合获取的结构性能。
- 装置形成方法
- [发明专利]半导体结构及其制造方法-CN202210101497.0在审
-
华文宇;张帜
-
芯盟科技有限公司
-
2022-01-27
-
2023-08-08
-
H10B12/00
- 本公开实施例公开了一种半导体结构及其制造方法，所述方法包括：提供衬底；从所述衬底的第一表面形成第一凹陷区域，所述第一凹陷区域中保留有至少两条凸起结构；所述至少两条凸起结构的任意相邻两条沿垂直于所述凸起结构延伸的方向上的投影具有至少部分非重叠区域；在所述第一凹陷区域填充绝缘材料；从所述衬底的第二表面进行减薄，直至所述绝缘材料在所述第二表面显露；其中，所述第二表面为所述第一表面的背面；从所述第二表面去除部分所述凸起结构，形成第二凹陷区域；在所述第二凹陷区域内填充导电材料，形成位线；在所述位线表面对应所述非重叠区域的位置形成与所述位线连接的位线引出结构。
- 半导体结构及其制造方法
- [发明专利]半导体结构及其制造方法-CN202210074368.7在审
-
华文宇;张帜
-
芯盟科技有限公司
-
2022-01-21
-
2023-07-28
-
H10B12/00
- 本公开实施例公开了一种半导体结构及其制造方法，所述方法包括：提供衬底；所述衬底具有相背的第一表面和第二表面；从所述衬底的第一表面，形成位于所述衬底中的晶体管阵列；所述晶体管阵列包括多个晶体管；所述晶体管的高度小于所述衬底的厚度；从所述第二表面对所述衬底进行减薄，直至所述晶体管的导电沟道第一端显露；其中，所述第一端为所述导电沟道靠近所述第二表面的一端；形成覆盖至少部分所述导电沟道第一端的绝缘层，使显露的所述导电沟道第一端的第一宽度小于所述导电沟道的第二宽度；形成覆盖显露部分的所述导电沟道第一端的位线结构。
- 半导体结构及其制造方法
- [发明专利]半导体结构及其制作方法以及存储器-CN202310247078.2在审
-
蓝天;华文宇
-
芯盟科技有限公司
-
2023-03-14
-
2023-07-07
-
H10B12/00
- 本公开实施例公开了一种半导体结构及其制作方法，所述半导体结构包括：半导体层；第一掺杂区，位于所述半导体层中；隔离区，位于所述半导体层中；沿第一方向相邻的两个所述第一掺杂区被所述隔离区隔断；所述第一方向平行于所述半导体层表面；多个晶体管，位于所述半导体层的一侧，所述晶体管沿着第二方向延伸，所述第二方向垂直于所述半导体层表面；所述晶体管的第一有源区与所述第一掺杂区电连接，所述第一掺杂区的掺杂类型与所述第一有源区的掺杂类型相同，所述第一掺杂区的掺杂浓度大于所述第一有源区的掺杂浓度；位线，位于所述半导体层远离所述晶体管的一侧，所述位线电连接每一个所述第一掺杂区。
- 半导体结构及其制作方法以及存储器
- [发明专利]半导体结构及其制作方法以及存储器-CN202310268624.0在审
-
蓝天;华文宇
-
芯盟科技有限公司
-
2023-03-14
-
2023-07-04
-
H10B12/00
- 本公开实施例公开了一种半导体结构及其制作方法，所述半导体结构包括：半导体层；多个第一掺杂区，位于所述半导体层中；本征区，位于所述半导体层中；沿第一方向相邻的两个所述第一掺杂区被所述本征区隔断；所述第一方向平行于所述半导体层表面；多个晶体管，位于所述半导体层的一侧，所述晶体管沿着第二方向延伸，所述第二方向垂直于所述半导体层表面；所述晶体管的第一有源区与所述第一掺杂区电连接；所述第一有源区与所述第一掺杂区的掺杂类型相同，所述第一掺杂区的掺杂浓度大于所述第一有源区的掺杂浓度；位线，位于所述半导体层远离所述晶体管的一侧，所述位线电连接每一个所述第一掺杂区。
- 半导体结构及其制作方法以及存储器
- [发明专利]半导体结构及其制作方法、存储器系统-CN202211586228.4在审
-
华文宇
-
芯盟科技有限公司
-
2022-12-09
-
2023-06-23
-
H10B12/00
- 本公开实施例公开了一种半导体结构，包括：有源柱阵列，包括呈阵列排布的第一有源柱和第二有源柱，第一有源柱和第二有源柱均包括沟道区以及分别位于沟道区沿第一方向相对两端的第一有源区和第二有源区，第一方向为沟道区延伸的方向；字线，环绕第一有源柱和第二有源柱；第一存储结构，位于有源柱阵列的第一侧，与第一有源柱的第一有源区电连接；第二存储结构，位于有源柱阵列的第二侧，与第二有源柱的第二有源区电连接；第一侧以及第二侧为有源柱阵列沿第一方向相对的两侧；第一位线，位于有源柱阵列的第二侧，与第一有源柱的第二有源区连接；第二位线，位于有源柱阵列的第一侧，与第二有源柱的第一有源区连接。
- 半导体结构及其制作方法存储器系统
|
