[发明专利]包括电荷陷阱位点的半导体器件及其制造方法在审
| 申请号： | 202210858453.2 | 申请日： | 2022-07-20 |
| 公开（公告）号： | CN116209276A | 公开（公告）日： | 2023-06-02 |
| 发明（设计）人： | 具元泰;徐东益 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B53/30 | 分类号： | H10B53/30 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 许伟群;李少丹 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了包括电荷陷阱位点的半导体器件及其制造方法。半导体器件包括第一电极、设置在第一电极上的铁电层、设置在铁电层上的介电层、设置在介电层的内部区域中的电荷陷阱位点以及设置在介电层上的第二电极。介电层可以具有非铁电性质。介电层与铁电层设置于第一电极与第二电极之间且彼此串联连接。该半导体器件可以包括分布在具有非铁电性质的介电层的内部区域中的电荷陷阱位点。 | ||
| 搜索关键词： | 包括 电荷 陷阱 半导体器件 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210858453.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 存储器及其制作方法、电子设备-202210372858.5
- 范人士;卜思童;方亦陈;丁士成;刘晓真 - 华为技术有限公司
- 2022-04-11 - 2023-10-27 - H10B53/30
- 本申请提供一种存储器及其制作方法、电子设备。存储器包括晶体管、以及设置于晶体管的电容器。电容器包括多个导体层和多个氧化层。上述导体层和氧化层沿远离晶体管的第一方向交替设置。电容器还包括贯穿导体层和氧化层的通道孔。通道孔的内部设置有导体柱。导体柱与通道孔的内壁之间设置有铁电层。导体柱与晶体管电性连接。铁电层与导体层电性连接。每个导体层与相邻的导体柱形成电容，相邻两个电容的电容值相等，从而可以使存储器中每个存储单元的电容值相同，以稳定存储器中“0”和“1”的读取窗口，保证电路功能的准确性，进而改善存储器的稳定性。
- 存储器阵列以及形成存储器阵列的方法-202311132134.4
- D·V·N·拉马斯瓦米 - 美光科技公司
- 2018-06-25 - 2023-10-27 - H10B53/30
- 本申请的实施例涉及一种存储器阵列以及形成存储器阵列的方法。本发明揭示一种包括绝缘材料及存储器单元的垂直交替层的存储器阵列，该存储器单元个别包括晶体管，该晶体管包括第一源极/漏极区域及第二源极/漏极区域及栅极，该第一源极/漏极区域及该第二源极/漏极区域具有介于其之间的沟道区域，该栅极操作性地接近该沟道区域。该沟道区域的至少一部分针对该部分中的水平电流来水平定向于该第一源极/漏极区域与该第二源极/漏极区域之间。该存储器单元的电容器包括具有介于其之间的电容器绝缘体的第一电极及第二电极。该第一电极电耦合到该第一源极/漏极区域。水平纵向伸长感测线位于该存储器单元层中的个别者中。
- 记忆体装置-202321244651.6
- 谢玮庭;陈坤意;陈逸轩;丁裕伟;王怡情;黄国钦 - 台湾积体电路制造股份有限公司
- 2023-05-22 - 2023-10-24 - H10B53/30
- 一种记忆体装置，包括具有设置于两个电极之间的铁电薄膜的第一电容器，及具有设置于两个电极之间的另一介电薄膜的第二电容器。在第一电容器上施加第一电压，使得铁电薄膜极化，从而改变经由装置的有效电阻。在第一电容器上施加第二电压，使得泄漏电流通过铁电薄膜，并沿第二电容器的电极、及晶体管的栅极累积，从而影响对晶体管的漏极至源极电阻的改变，其可经量测以判定铁电薄膜的极化状态。
- 铁电存储器及其形成方法、电子设备-202210295574.0
- 王贺;李家晨;殷月伟;李晓光;唐文涛;赵俊峰;罗时江 - 华为技术有限公司;中国科学技术大学
- 2022-03-23 - 2023-10-10 - H10B53/30
- 本申请实施例提供一种铁电存储器及其形成方法、电子设备。本申请实施例提供的铁电存储器的存储单元中，用于存储电荷的铁电隧道结包括堆叠在第一电极和第二电极中的至少一个电极与铁电势垒层之间的绝缘势垒插层，或堆叠在相邻的铁电势垒层之间的绝缘势垒插层。当电子在相邻的铁电势垒层之间迁移时，电子需要穿过绝缘势垒插层，绝缘势垒插层可以打破相邻的铁电势垒层之间的晶界的连续性，减弱电子在相邻的铁电势垒层之间的迁移；同理，电子在铁电势垒层与第一电极和第二电极中的至少一个电极之间迁移，当电子需要穿过绝缘势垒插层时，绝缘势垒插层可以减弱电子的迁移，相应的由于电子迁移所产生的漏电流降低。
- 用于3D FeRAM的架构、结构、方法和存储阵列-202080003086.7
- 刘峻 - 长江先进存储产业创新中心有限责任公司
- 2020-10-23 - 2023-10-10 - H10B53/30
- 一种三维存储架构，所述三维存储架构包括存储单元的顶部单元阵列、存储单元的底部单元阵列、耦合到阵列的多条字线、以及耦合到字线并且可操作以选择性地激活字线的多个字线解码器。多个字线解码器从底部单元阵列的第一边缘和从底部单元阵列的第二边缘延伸，第二边缘与第一边缘是相对的，其中，多个字线解码器包括字线解码器的第一部分和字线解码器的第二部分，并且其中，字线解码器的第一部分相对于字线解码器的第二部分沿平行于、或基本平行于第一边缘和第二边缘的方向移动。
- 一种铁电材料、铁电存储单元、存储器及电子设备-202210284945.5
- 谭万良;李宇星;陈明凤;许俊豪 - 华为技术有限公司
- 2022-03-22 - 2023-10-03 - H10B53/30
- 本申请公开了一种铁电材料、铁电存储单元、存储器及电子设备，其中，该铁电存储单元包括相对设置的第一电极和第二电极，以及位于第一电极和第二电极之间的铁电层，铁电层包括层叠设置的HfO
- 将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置-201880080638.7
- A·A·恰范;B·R·曲克;M·纳哈尔;D·V·N·拉马斯瓦米 - 美光科技公司
- 2018-11-28 - 2023-09-29 - H10B53/30
- 一些实施例包含一种具有通过支撑结构支撑的水平隔开底部电极的设备。漏斗装置材料直接抵靠所述底部电极。绝缘材料在所述底部电极上方，且上部电极在所述绝缘材料上方。板材料跨所述上部电极延伸且使所述上部电极彼此耦合。所述板材料直接抵靠所述漏斗装置材料。所述漏斗装置材料将所述底部电极电耦合到所述板材料，且可经配置以使过量电荷的至少部分从所述底部电极放电到所述板材料。一些实施例包含形成包含具有底部电极及顶部电极的电容器的设备的方法，其中所述顶部电极通过导电板彼此电耦合。形成漏斗装置以将所述底部电极电耦合到所述导电板。
- 交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法-201810959229.6
- S·E·西里斯 - 美光科技公司
- 2018-08-22 - 2023-09-26 - H10B53/30
- 本发明涉及交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法。一些实施例包含一种存储器阵列，所述存储器阵列具有沿着第一方向延伸的第一组线，和在所述第一组线上方并沿着第二方向延伸的第二组线。所述第二组线与所述第一组线在交叉点部位处交叉。存储器结构在所述交叉点部位内。每个存储器结构包含顶部电极材料、底部电极材料和可编程材料。绝缘材料的轨条平行于所述第二组线延伸并沿着所述第一方向与所述第二组线相间。所述可编程材料具有在所述存储器结构内的第一区和在绝缘材料的所述轨条上方的第二区。平坦化表面横越所述第二组线且横越所述可编程材料的所述第二区延伸。一些实施例包含形成存储器阵列的方法。
- 铁电存储器及垂直结构晶体管-202280003570.9
- 林琪;范人士;刘晓真;赵思宇;丁士成;方亦陈;卜思童 - 华为技术有限公司
- 2022-01-18 - 2023-09-22 - H10B53/30
- 本申请提供了一种铁电存储器，包括：衬底；字线，源极线，位线和控制线；在竖直方向上堆叠的第一铁电电容、第一晶体管和第二晶体管；第一铁电电容包括第一电极和第二电极；第二电极在第一铁电电容的下端和/或上端暴露；第一晶体管的第一极与源极线连接，第二极与位线连接，栅极与第二电极接触；第一晶体管的沟道层沿竖直方向设置，第一晶体管的栅极形成第一晶体管的上端和/或下端；第二晶体管的栅极与控制线连接，第二极与位线连接，第一极与第二电极或第一晶体管的栅极接触；第二晶体管的沟道层沿竖直方向设置，第二晶体管的第一极形成第二晶体管的上端或下端。该铁电存储器具有较高的存储密度。
- 铁电器件及半导体装置-202180068990.0
- 山崎舜平;神保安弘;大野敏和;佐藤优一;江头祥惠;川口忍 - 株式会社半导体能源研究所
- 2021-10-11 - 2023-09-22 - H10B53/30
- 提供一种具有良好的铁电性的铁电器件。该铁电器件包括第一绝缘体上的第一导电体、第一导电体上的铁电层、铁电层上的第二导电体、第二导电体上的第二绝缘体以及包裹第一导电体、铁电层、第二导电体及第二绝缘体的第三绝缘体，第二绝缘体具有俘获或固定氢的功能，第三绝缘体具有抑制氢的扩散的功能。
- 基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法-202310662618.3
- 任青华;刘鑫;丁泽新;周群辉;刘宇熙;王楠 - 上海大学
- 2023-06-06 - 2023-09-15 - H10B53/30
- 本发明公开一种基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法，涉及半导体制造技术领域。所述1T1C铁电存储器包括：氧化物绝缘层、衬底、栅极电极、源极区、漏极区、漏极电极、源极电极、电容底电极、铁电层、电容顶电极、钝化保护层、源极接触点、栅极接触点、漏极接触点、电容底电极接触点和电容顶电极接触点；其中，所述氧化物绝缘层包括第一绝缘区域和第二绝缘区域；本发明能够制备基于Al
- 一种新型铪基铁电存储器及其制备方法-202310802656.4
- 王艳;陈美文;罗庆;吕舒贤;王博平;陈远翔 - 中国科学院微电子研究所
- 2023-06-30 - 2023-09-12 - H10B53/30
- 本说明书实施例提供了一种新型铪基铁电存储器及其制备方法，存储器包括：顶电极、底电极、两层铁电层和一层中间层；所述中间层设置在所述两层铁电层之间；所述中间层的原子层沉积循环比率与所述铁电层不同，且所述中间层的材料与所述铁电层相同并具备铁电性；所述两层铁电层和所述中间层设置在所述顶电极和所述底电极之间。本申请提供的技术方案用以解决现有技术中多次重复读写过程会使得存储器出现不可避免的耐久性的问题。
- 一种铁电存储器及电子设备-202180056186.0
- 殷士辉;景蔚亮;黄凯亮;卜思童;王正波;许俊豪 - 华为技术有限公司
- 2021-12-22 - 2023-09-01 - H10B53/30
- 本申请的实施例提供一种铁电存储器及电子设备，涉及存储器技术领域，可以减小存储单元的面积。铁电存储器中的存储单元包括读取晶体管、预充晶体管和电容组；读取晶体管的第一极与第一位线电连接，第二极与源线电连接；预充晶体管的第一极与读取晶体管的栅极电连接，第二极与第二位线电连接，栅极与控制线电连接；读取晶体管的第一极和预充晶体管的第一极均设置在第二极沿第一方向的一侧，读取晶体管的半导体层包括第一部分，预充晶体管的半导体层包括第二部分，第一部分和第二部分均沿第一方向延伸；电容组包括层叠的第一电容和第二电容；第一电容和第二电容与读取晶体管的栅极电连接，第一电容还与第一字线电连接，第二电容还与第二字线电连接。
- 制造半导体器件的方法-201810470033.0
- 山口直 - 瑞萨电子株式会社
- 2018-05-16 - 2023-09-01 - H10B53/30
- 本公开涉及制造半导体器件的方法。为了使主要由Hf和Zr中的至少一种以及O组成的金属氧化物膜显示出铁电特性。在经由绝缘膜在半导体衬底上沉积氧化铪膜之后，半导体衬底被暴露给微波以选择性地加热氧化铪膜。这使得可以在氧化铪膜的晶体中形成更多数量的正交晶体。因此，如此得到的氧化铪膜可以显示出铁电特性，而不需向其中添加诸如Si的杂质。这意味着具有反向尺寸效应的氧化铪膜可用作铁电存储单元的铁电膜，并且有助于小型化的铁电存储单元的制造。
- 一种新型光敏铁电拓扑畴纳米岛的制备方法-202010280810.2
- 高兴森;杨文达;田国 - 华南师范大学
- 2020-04-10 - 2023-08-22 - H10B53/30
- 一种新型光敏铁电拓扑畴纳米岛的制备方法，其制备方法包括以下步骤：S1：采用脉冲激光沉积法在STO(SrTiO
- 集成电路装置及其形成方法-202310311611.7
- 李雅玲;邱维刚;黄彦杰;蔡瀚霆;林灿;林佑明;林仲德 - 台湾积体电路制造股份有限公司
- 2023-03-28 - 2023-08-11 - H10B53/30
- 一种集成电路装置，包含以不含氯的前驱物所形成的铁电层。根据本公开，铁电层可形成为不含氯。邻近铁电层的结构亦以不含氯的前驱物来形成。邻近的结构中不含氯防止了氯扩散至铁电层之中，以及防止了在与铁电层的界面形成氯复合物。铁电层可用于存储装置中，诸如铁电场效晶体管。铁电层不含氯改善了依时性介电崩溃速率和偏压温度不稳定。
- 一种铁电存储器及存储设备-202080105312.2
- 许俊豪;景蔚亮;卜思童;方亦陈;吴颖;侯朝昭;谭万良;张恒;张瑜 - 华为技术有限公司
- 2020-11-04 - 2023-08-01 - H10B53/30
- 本申请提供一种铁电存储器及存储设备，用于提高存储单元的集成度和微缩能力，进而减小该铁电存储器的面积。所述铁电存储器包括至少一个基本单元，所述至少一个基本单元中的基本单元包括多个铁电电容和第一晶体管；其中，所述第一晶体管包括第一栅极、第一沟道、以及位于所述第一沟道两端的第一源极和第一漏极，所述多个铁电电容的一极均形成于所述第一栅极上。
- 一种三维NAND存储器及其制造方法-202010185973.2
- 张保;李春龙;洪培真;霍宗亮 - 中国科学院微电子研究所
- 2020-03-17 - 2023-07-25 - H10B53/30
- 本申请提供一种三维NAND存储器及其制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。
- 铁电存储器件及其制造方法-201810752120.5
- 刘香根 - 爱思开海力士有限公司
- 2018-07-10 - 2023-07-18 - H10B53/30
- 本发明公开了一种铁电存储器件以及其制造方法。根据本公开的一个实施例的铁电存储器件包括：衬底；铁电材料层，其设置在衬底上；栅电极层，其设置在铁电材料层上；以及极化切换晶种层，其设置在铁电材料层与栅电极层之间。
- 半导体器件结构及其形成方法-202310115882.5
- 乔治奥斯·韦理安尼堤斯 - 台湾积体电路制造股份有限公司
- 2023-02-15 - 2023-07-11 - H10B53/30
- 描述了铁电器件及其形成方法。在一些实施例中，形成半导体器件结构的方法包括在层上沉积掺杂二氧化铪层，并且掺杂二氧化铪层具有第一氧空位浓度。该方法还包括对掺杂二氧化铪层执行超高真空退火工艺以将第一氧空位浓度增加到第二氧空位浓度以及对掺杂二氧化铪层执行氧退火工艺以降低第二氧空位浓度。本发明的实施例还提供了半导体器件结构。
- 一种反铁电存储器及其制备方法-202310358538.9
- 罗庆;王博平;徐彦楠;袁鹏;刘明 - 中国科学院微电子研究所
- 2023-04-06 - 2023-07-07 - H10B53/30
- 本发明涉及一种反铁电存储器及其制备方法。一种反铁电存储器的制备方法，其包括反铁电电容，所述反铁电电容的制备方法为：提供基底；在所述基底上依次沉积底电极、反铁电层和顶电极；然后在400～600℃下进行快速热退火处理，处理气氛优选氮气；其中，反铁电层采用HZO，厚度为6～10nm，反铁电层中铪Hf与锆Zr的摩尔比为2:8～3:7。本发明通过控制工艺中的多个条件实现了对反铁电器件极性相向非极性相转变时对应的电压(电场)的调控，同时显著增加了反铁电器件的饱和极化强度。
- 一种多场调控铁电泡状畴结构的方法-202310220133.9
- 田国;高兴森;陈洪英;张兴晨;宋志庆 - 华南师范大学
- 2023-03-08 - 2023-07-04 - H10B53/30
- 本发明涉及一种多场调控铁电泡状畴结构的方法，其包括以下步骤：S1：通过脉冲激光沉积将外延PTO薄膜沉积在(001)取向的SrRuO
- 半导体器件及其制造方法-202310083081.5
- 林子羽;张耀文 - 台湾积体电路制造股份有限公司
- 2023-02-07 - 2023-06-27 - H10B53/30
- 本公开描述了具有铁电存储器的半导体器件，该铁电存储器具有改进的循环后保留(RAC)存储器窗口(MW)性能。该半导体器件包括在衬底上的互连结构、在互连结构上的第一电极、在第一电极上的铁电层以及在铁电层上的第二电极。第一电极包括具有大于金属浓度的氮浓度的金属氮化物导电材料。铁电层包括铁电材料。第二电极包括金属氮化物导电材料。本公开的实施例还涉及一种制造半导体器的方法。
- 半导体器件及其制造方法-201811113251.5
- 置田阳一;伊藤英树;王文生 - 富士通半导体存储方案股份有限公司
- 2015-12-31 - 2023-06-23 - H10B53/30
- 本公开涉及一种半导体器件及其制造方法，特别是一种制造半导体器件的方法，其包括：在半导体衬底之上形成绝缘膜；在绝缘膜上形成导电膜；在导电膜上形成介电膜；在介电膜上以一定间隔形成多个上电极；通过溅射法在上电极和介电膜上形成第一保护性绝缘膜；在该第一保护性绝缘膜形成之后，通过原子层沉积法在第一保护性绝缘膜上形成第二保护性绝缘膜，从而用第二保护性绝缘膜填充沿着介电膜的晶界的间隙；在第二保护性绝缘膜形成后，使导电膜形成图案以提供下电极。
- 集成晶片及其制造方法-202310090803.X
- 张富宸;陈姿妤;石昇弘;涂国基;朱文定 - 台湾积体电路制造股份有限公司
- 2023-02-09 - 2023-06-09 - H10B53/30
- 本揭露是关于集成晶片及其制造方法，集成晶片包含在基材上的第一铁电层。第一电极层是在基材上且在第一铁电层的第一侧上。第二电极层是在基材上且在第一铁电层相对于第一侧的第二侧上。第一阻障层是在第一铁电层及第一电极层之间。第一阻障层的带隙能量大于第一铁电层的带隙能量。
- 存储器结构与半导体装置-202223286778.2
- 江宏礼;王哲夫;洪以则;陈自强;张孟凡;黄汉森 - 台湾积体电路制造股份有限公司
- 2022-12-08 - 2023-06-09 - H10B53/30
- 本实用新型提供一种存储器结构与半导体装置。所述存储器结构包括衬底。存储器结构还包括第一晶体管，其中第一晶体管距衬底第一距离。存储器结构还包括第二晶体管，其中第二晶体管距衬底第二距离，且第一距离不同于第二距离，且第一晶体管的第一源极/漏极(S/D)区连接至第二晶体管的第二S/D区。存储器结构还包括多个存储元件，多个存储元件电性连接至第一晶体管与第二晶体管二者，其中多个存储元件中的每一者距衬底第三距离，且第三距离不同于第一距离与第二距离二者。
- 一种存储结构及其调控方法、存储器-202111473234.4
- 罗庆;徐彦楠;毕津顺 - 北京超弦存储器研究院;中国科学院微电子研究所
- 2021-12-02 - 2023-06-06 - H10B53/30
- 本发明提供了一种存储结构及其调控方法、存储器，该存储结构由第一金属电极、第一铁电层、反铁电层、第二铁电层和第二金属电极构成。由于这五个层次结构都为平面结构，更有利于3D结构的堆叠，即具有了尺寸可微缩性。且这种层次结构的排布使该存储结构中有四个矫顽电场的存在，在用于多值存储时，其具有更高的抗噪声能力，而且可以改善相邻值之间的交叠现象。以ZrO
- 包括电荷陷阱位点的半导体器件及其制造方法-202210858453.2
- 具元泰;徐东益 - 爱思开海力士有限公司
- 2022-07-20 - 2023-06-02 - H10B53/30
- 本申请公开了包括电荷陷阱位点的半导体器件及其制造方法。半导体器件包括第一电极、设置在第一电极上的铁电层、设置在铁电层上的介电层、设置在介电层的内部区域中的电荷陷阱位点以及设置在介电层上的第二电极。介电层可以具有非铁电性质。介电层与铁电层设置于第一电极与第二电极之间且彼此串联连接。该半导体器件可以包括分布在具有非铁电性质的介电层的内部区域中的电荷陷阱位点。
- 铁电电容的电流退火结构及方法-202310263860.3
- 毕津顺;王健健;韩婷婷;朱伟强 - 中国科学院微电子研究所
- 2023-03-17 - 2023-06-02 - H10B53/30
- 本公开提供一种铁电电容的电流退火结构，包括：顶电极金属层，其设置有延伸而出的两个顶电极PAD；底电极金属层，其设置有延伸而出的两个底电极PAD；铁电电容，设置于所述顶电极金属层和底电极金属层之间并与所述顶电极金属层和底电极金属层相贴合；通过对所述顶电极PAD施加电压脉冲使其流经顶电极金属层产生焦耳热，利用所述焦耳热对所述铁电电容退火。同时，本公开还提供一种利用以上所述的电流退火结构对铁电电容进行电流退火的方法，能够缓解现有技术中对铁电电容器件进行退火处理时退火温度高，退火时间长，无法实现对晶圆选择性加热，容易受到不必要的高温热的影响等技术问题。
- 一种新型铁电涡旋态纳米岛阵列的制备方法-202010280816.X
- 高兴森;杨文达;田国 - 华南师范大学
- 2020-04-10 - 2023-06-02 - H10B53/30
- 一种新型铁电涡旋态纳米岛阵列的制备方法，包括以下步骤：S1：采用脉冲激光沉积法在(001)方向的STO单晶衬底上沉积一层SRO导电层作为底电极；S2：采用脉冲激光沉积法在SRO导电层上沉积一层菱方相BFO薄膜；S3：在S2所述的BFO薄膜表面铺展单层PS小球作为掩模板，再用氧等离子体刻蚀处理，然后置于离子束刻蚀机中进行刻蚀，最后去除残留的单层PS小球掩模板，得到菱方相BFO纳米岛阵列；S4：通过电场调控获得涡旋态拓扑畴结构的铁电涡旋态纳米岛阵列。上述方法制得的菱方相BFO纳米岛阵列在外加电场的调控下实现涡旋态拓扑畴结构与普通畴结构的转化，利用其导电性差异实现数据的存储，具有高度的稳定性和良好的应用前景。
- 专利分类
