[发明专利]半导体器件在审
| 申请号： | 202111214620.1 | 申请日： | 2021-10-19 |
| 公开（公告）号： | CN114495999A | 公开（公告）日： | 2022-05-13 |
| 发明（设计）人： | 福士哲夫;高桥弘行;松重宗明 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G11C5/06 | 分类号： | G11C5/06;G11C5/14;G11C7/06;H01L23/528 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 罗利娜 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件包括存储器块、第二电源布线、第三电源布线和短路开关，存储器块具有：多个存储器单元、连接到从多个存储器单元中选择的存储器单元的感测放大器、第一电源布线、连接在感测放大器与第一电源布线之间并且在感测放大器操作时处于接通状态的第一开关、以及连接到感测放大器并且在感测放大器操作时处于接通状态的第二开关，第二电源布线被布置在存储器块之外并且连接到第一电源布线，第三电源布线被布置在存储器块之外并且经由第二开关连接到感测放大器，短路开关被布置在存储器块之外并且连接在第二电源布线与第三电源布线之间。这里，在感测放大器操作时，短路开关处于接通状态。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111214620.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种三维存储芯片、存储器及电子设备-202210330327.X
- 李乾男;张衍芳 - 西安紫光国芯半导体有限公司
- 2022-03-31 - 2023-10-24 - G11C5/06
- 本发明公开了一种三维存储芯片、存储器及电子设备，其中三维存储芯片包括：依次堆叠的多片存储阵列，每片存储阵列连接有用于处理数据的传输线；各片存储阵列的传输线在三维存储芯片内的长度相同，传输线包括命令线和与命令线对应的数据线；命令线用于传输命令，数据线用于传输命令对应的数据。通过上述设计保证对每片存储阵列中的数据进行读取的时候总延时均是相同的，相对于在控制器设置补偿逻辑或在存储阵列中通过门电路补偿而言，本发明能够保证数据读取时延迟的一致性。
- SRAM设备及其3D半导体集成电路-202310395342.7
- 唐昊莹;金兑衡;文大英;白尚叶;徐东旭 - 三星电子株式会社
- 2023-04-13 - 2023-10-20 - G11C5/06
- 提供了一种三维(3D)半导体集成电路和静态随机存取存储器(SRAM)设备。三维(3D)半导体集成电路包括：第一管芯，包括电源电路；第二管芯，包括具有贯通硅通路(TSV)束区的SRAM；第三管芯，包括处理器；以及TSV，每个TSV提供在TSV束区上并从TSV束区延伸到第三管芯。该SRAM设备包括：具有存储体的存储体阵列，每个存储体包括子比特单元阵列和在子比特单元阵列之间布置成十字(+)形的局部外围电路区；以及全局外围电路区，包括在第一方向上延伸的尾部外围电路区和在第二方向上延伸的头部外围电路区，尾部外围电路区和头部外围电路区布置成“T”形。
- 半导体存储器装置中的电力供应布线-201880053452.2
- 西崎护 - 美光科技公司
- 2018-08-08 - 2023-10-20 - G11C5/06
- 本发明大体上涉及半导体装置中的电力供应布线的领域。在一个实施例中，揭示一种半导体装置，其包含：最上部金属层，其包含电力供应增强布线；电力供应布线，其通过所述最上部金属层与所述最上部金属层下方的金属层之间的通孔耦合到所述电力供应增强布线；以及至少一个存储器装置组件，其经安置为与在所述最上部金属层和所述最上部金属层下方的所述金属层之间的所述通孔竖直对准。
- 半导体存储装置-202211696276.9
- 小迫宽明 - 铠侠股份有限公司
- 2022-12-28 - 2023-10-17 - G11C5/06
- 实施方式提供一种适宜地动作的半导体存储装置。实施方式的半导体存储装置具备沿第一方向(Z)排列的多条字线(WL)、相对于多条字线设置于第一方向的一侧的位线、设置于多条字线和位线之间且沿第一方向排列的多条选择栅极线(SGD1、SGD2、SGD3)和与多条字线及多条选择栅极线对置的半导体层(120)。多条选择栅极线包含第一选择栅极线(SGD3)和第二选择栅极线(SGD1)。第一选择栅极线设置于多条选择栅极线中的最靠近多条字线的位置，在第一方向上具有第一长度(L
- 存储器电路及其操作方法-202310541304.8
- 余华鑫;谢豪泰;李政宏;廖宏仁 - 台湾积体电路制造股份有限公司
- 2023-05-15 - 2023-10-13 - G11C5/06
- 本发明的实施例提供了一种存储器电路包括：第一位线和第二位线，耦合至一组存储器单元；局部输入输出电路，包括第一数据线和第二数据线；第一控制电路，被配置为生成第一感测放大器信号和第二感测放大器信号；第二控制电路，被配置为响应于至少第二控制信号或第三控制信号而生成第一控制信号；开关电路，被配置为在写入操作期间将第一输入信号和第二输入信号传送至对应的第一数据线和第二数据线，并且在读取操作期间，将第一数据线和第二数据线与第一输入信号和第二输入信号电隔离；以及第一锁存器，在读取操作期间被配置为感测放大器，并且在写入操作期间被配置为写入锁存器。本发明的实施例还提供了一种操作存储器电路的方法。
- 半导体器件及电子设备-202311138443.2
- 王祥升;李庚霏;戴瑾;刘铭旭;王桂磊;赵超 - 北京超弦存储器研究院
- 2023-09-05 - 2023-10-10 - G11C5/06
- 本申请实施例提供了一种半导体器件及电子设备。该半导体器件包括：衬底以及设置在衬底一侧的存储部、走线部和外围电路部，在垂直于衬底的方向上，存储部、走线部和外围电路部的位置不同；存储部包括至少两个子存储阵列，至少两个子存储阵列沿平行于衬底的第一方向依次排布；子存储阵列包括至少一个存储单元，存储单元包括晶体管；走线部包括至少一个共享字线；至少两个子存储阵列中，位于不同子存储阵列的存储单元的晶体管的栅极与同一共享字线电连接，共享字线与外围电路部连接。本申请实施例通过共享字线方式，可以大幅减少走线和降低外围电路面积，不占用多余面积，提高器件密度和集成度。
- 存储器元件-202210314426.9
- 陈士弘;洪俊雄 - 旺宏电子股份有限公司
- 2022-03-28 - 2023-10-10 - G11C5/06
- 本发明提供一种存储器元件，该存储器元件包含一存储器结构、一控制器芯片，以及一处理器芯片。存储器结构包含第一存储器芯片，以及多个第二存储器芯片所形成的一叠层，其中第二存储器芯片的每一者的存储器密度高于第一存储器芯片的存储器密度。控制器芯片电性连接至第一存储器芯片以及第二存储器芯片。处理器芯片电性连接至控制器芯片。
- 半导体器件-201910035371.6
- 徐在焕;池性洙 - 爱思开海力士有限公司
- 2019-01-15 - 2023-10-10 - G11C5/06
- 本发明公开了一种半导体器件。所述半导体器件包括：第一单元阵列和第二单元阵列；第一主字线，其被设置在所述第一单元阵列之上；第二主字线，其被设置在所述第二单元阵列之上；以及行解码器块，其被设置在所述第一单元阵列与所述第二单元阵列之间，并且被配置为包括公共信号线，所述公共信号线共同耦接到所述第一主字线和所述第二主字线以使得主字线控制信号被同时提供给所述第一主字线和所述第二主字线。
- 存储器元件-202210382977.9
- 陈士弘 - 旺宏电子股份有限公司
- 2022-04-12 - 2023-10-03 - G11C5/06
- 本公开提供了一种存储器元件，包括：存储器载板、多个存储器阵列区域、多个逻辑芯片，以及多个内连接线。存储器阵列区域位于该存储器载板内，其中存储器阵列区域包括至少一NAND架构的存储器。逻辑芯片配置在存储器载板上。内连接线将逻辑芯片彼此电性连接，且将逻辑芯片电性连接至存储器阵列区域。
- 半导体装置和数据处理系统-201910590046.6
- 金明瑞;李承容;朱英杓 - 爱思开海力士有限公司
- 2019-07-02 - 2023-10-03 - G11C5/06
- 本文公开了半导体装置和数据处理系统。一种半导体装置可以包括：焊盘单元，包括多个焊盘；存储器单元阵列，通过输入/输出信号线耦合到所述焊盘单元；以及焊盘配置控制电路，被配置为通过将所述多个焊盘分成多个组并且将所述多个组分别设置为不同模式来改变所述焊盘单元的焊盘配置。
- 半导体存储器装置-201811524703.9
- 金东赫;吴星来;丁寿男 - 爱思开海力士有限公司
- 2018-12-13 - 2023-09-26 - G11C5/06
- 一种半导体存储器装置，该半导体存储器装置包括：多条位线，其电联接到存储器单元阵列，并且在第一方向上延伸；多个位线触点焊盘，其形成在基板上方的第一平面上，并且分别通过位线触点联接到多条位线；以及多个第一触点焊盘，其形成在第一平面上，分别通过再分配线联接到多个位线触点焊盘，并且通过第一触点电联接到设置在基板上的页缓冲器电路，其中，在与第一方向交叉的第二方向上设置成一行的至少两个位线触点焊盘所对应的至少两个第一触点焊盘在第一方向上设置成一行。
- 一种存储器、数据销毁方法和电子设备-202210253442.1
- 宋志棠;李喜;何璐昌;唐文涛;赵俊峰;罗时江;谢雨农 - 华为技术有限公司;中国科学院上海微系统与信息技术研究所
- 2022-03-15 - 2023-09-22 - G11C5/06
- 本申请提供了一种存储器、数据销毁方法和电子设备。所述存储器中有多个存储单元，每个存储单元是由两个电极和开关层构成。开关层是由Te、Se等单质、硫系化合物等材料中的至少一种组成。两个电极叠加在开关层上，让两个电极分别与开关层之间呈现出肖特基势垒特性。当两个电极通入电压，且电压超过势垒高度的电压时，两个电极之间的通路导通。当两个电极停止通入电压时，由于开关层的材料具有弛豫效应，使得两个电极之间的电压逐渐降低，在两个电极之间的电压降低到低于势垒高度的电压时，两个电极之间的通路断开。如果存储单元储存数据后，随着时间的推移，过了弛豫时间后，存储单元中存储的数据消除，实现存储单元中存储的数据自动销毁的效果。
- 存储器布线结构及其布线方法-202210615645.0
- 请求不公布姓名 - 提米芯创（上海）科技有限公司
- 2022-06-01 - 2023-09-08 - G11C5/06
- 本申请提供了一种存储器布线结构及其布线方法。所述存储器布线结构包括：相邻的第一信号线路与第二信号线路，所述第一信号线路接收第一信号，所述第二信号线路接收第二信号；布线选择器，响应于使能信号，控制所述第二信号输入所述第一信号线路以对所述第一信号线路进行补偿，并控制所述第一信号输入所述第二信号线路以对所述第二信号线路进行补偿，从而改善所述第一信号线路与所述第二信号线路之间的动态耦合。本申请避免了相邻的信号线路之间由于信号耦合造成的输出信号失真，避免了存储器在存储或读取时的数据错误，在不增加掩膜层的基础上减少耦合效应，且满足小芯片尺寸和低制造成本。
- 具有数据总线的半导体分层装置-201780047945.0
- 近藤力;堂野千秋 - 美光科技公司
- 2017-07-14 - 2023-09-05 - G11C5/06
- 本发明描述半导体芯片之间的数据通信的设备及方法。实例设备包含：第一半导体芯片及第二半导体芯片，其经由提供于所述第一半导体芯片及所述第二半导体芯片中的一者中的穿衬底通孔TSV与彼此堆叠。所述第一半导体芯片及第二半导体芯片通过使用已使用DBI算法编码的数据总线反转数据与彼此通信。
- 存储器装置中的信号产生电路系统布局-202310160976.4
- D·维梅尔卡蒂 - 美光科技公司
- 2023-02-21 - 2023-08-25 - G11C5/06
- 本申请案涉及存储器装置中的信号产生电路系统布局。存储器装置可包含相对于衬底定位于存储器裸片的多个层级中的信号产生电路系统。举例来说，用于产生存取信号的一组第一晶体管可定位于存储器裸片的第一层级上，且用于产生所述存取信号的一组第二晶体管可定位于所述存储器裸片的第二层级上。所述一组第一晶体管及所述一组第二晶体管的形成可涉及与在相应层级上形成其它晶体管共同的处理操作，所述其它晶体管例如单元选择晶体管、层面选择晶体管、分流晶体管及所述相应层级的其它晶体管。
- 半导体存储装置-202010108246.6
- 木村启太;仲井健理;酒向万里生 - 铠侠股份有限公司
- 2020-02-21 - 2023-08-25 - G11C5/06
- 根据一实施方式，半导体存储装置具备：第1～第3存储器串，包含第1～第3存储器晶体管；第1～第3位线，连接于第1～第3存储器串；字线，连接于第1～第3存储器晶体管的栅极电极；以及控制电路，对第1～第3存储器晶体管进行编程动作。控制电路在编程动作的第1时点提高第1位线的电压，在比第1时点靠后的第2时点提高字线的电压，在比第1时点靠后的第3时点提高第2位线的电压，在比第2时点及第3时点靠后的第4时点提高第3位线的电压，在比第4时点靠后的第5时点降低字线的电压。
- 用于支持集成电路装置中的深度学习加速器的存储器配置-202180083785.1
- D·A·罗伯茨 - 美光科技公司
- 2021-12-08 - 2023-08-22 - G11C5/06
- 描述与深度学习加速器及存储器相关的系统、装置及方法。例如，一种集成电路(IC)装置包含连接到IC裸片的多个第二堆叠的IC裸片的第一堆叠。所述第一堆叠具有存储器控制器及所述深度学习加速器的处理单元的第一裸片及堆叠于所述第一堆叠上以提供第一类型的存储器的至少一个第二裸片。所述第二堆叠中的每一者具有含不同类型的存储器的基底裸片及至少一第三裸片及第四裸片。所述基底裸片具有经配置以响应于来自所述存储器控制器的命令而在同一堆叠内复制数据的逻辑电路，且具有可用作裸片交叉缓冲器的第二类型的存储器。
- 半导体存储器装置-201811510481.5
- 金镇浩;金映奇;金定焕;成象铉 - 爱思开海力士有限公司
- 2018-12-11 - 2023-08-22 - G11C5/06
- 一种半导体存储器装置，该半导体存储器装置包括：基板，其包括单元区域和细长区域；逻辑结构，其设置在基板上方，该逻辑结构包括逻辑电路元件以及电联接到逻辑电路元件的底部布线；源极板，其设置在逻辑结构上方；存储器结构，其包括多个存储器单元和多个栅极层，其中，所述多个存储器单元设置在单元区域的源极板上方，并且多个栅极层层叠在细长区域和单元区域的源极板上方以彼此分离，并且多个栅极层联接到所述多个存储器单元；以及第一狭缝，其在单元区域和细长区域之间的边界处切割源极板，其中，细长区域的源极板被浮置，而不管存储器单元和逻辑电路元件的操作如何。
- 一种存储器、其使用方法、制作方法和电子设备-202180036480.5
- 郭金灿;黄天强;刘荣斌;陈杰强;刘云;王正波 - 华为技术有限公司
- 2021-12-14 - 2023-08-15 - G11C5/06
- 本申请公开了一种存储器、其使用方法、制作方法和电子设备，该存储器包括控制层和堆叠在控制层之上的至少一层存储层，存储层包括多个存储通道，每个存储通道具有相互独立的数据接口总线，控制层包括多个控制器和多个用户接口，控制器用于访问与其连接的存储通道内存储的数据，多个控制器和多个存储通道的数据接口总线一一对应连接，用户接口的数量与用户可调用的用户存储通道数量相同。用户接口的数量少于控制器的数量，即提供给用户可调用的用户存储通道数量少于存储器中实际包含的存储通道总量。一个用户接口可以访问与其连接的至少两个控制器连接的存储通道中存储的数据，保证其中部分存储通道出现故障后，用户仍能正常使用用户存储通道，以提升存储器的产品良率、降低生产成本。
- 一种芯片外驱动装置-202210468731.3
- 吴昌庭 - 南亚科技股份有限公司
- 2022-04-29 - 2023-08-08 - G11C5/06
- 本发明提供一种芯片外驱动(OCD)装置，包括信号转态检测器、前端驱动器、第一主驱动器、第二主驱动器、第一阻抗供应器和第二阻抗供应器。信号转态检测器用于检测输入信号的转态状态以产生决策信息。前端驱动器根据决策信息产生控制信号，并根据输入信号产生驱动信号。第一主驱动器和第二主驱动器根据驱动信号产生输出信号至焊垫。第一阻抗供应器根据第一控制信号在第一主驱动器和焊垫之间调整一个第一电阻值。第二阻抗供应器根据第二控制信号在第二主驱动器和焊垫之间调整一个第二电阻值。
- 用于芯片间数据信号传递的功率转送桥-202180077741.8
- 钱治国;G·帕斯达斯特;P·王;D·克吕格尔;E·伯顿 - 英特尔公司
- 2021-09-22 - 2023-08-01 - G11C5/06
- 一种集成电路(IC)封装包括具有嵌入在电介质内的桥管芯的衬底。包括第一输入/输出(I/O)发射器的第一管芯和包括第二I/O接收器的第二管芯电耦合至该桥管芯。第一信号迹线和第一功率导体位于该桥管芯内。第一信号迹线和第一功率导体电耦合至第一I/O发射器和第二I/O接收器。第一信号迹线承载数字信号，并且第一功率导体提供用于使第二I/O接收器读取该数字信号的电压。
- 计算单元、阵列及计算方法-202210054491.2
- 赵先成 - 浙江力德仪器有限公司
- 2022-01-18 - 2023-07-28 - G11C5/06
- 本发明公开了一种计算单元，使用这一计算单元进行高并行计算的计算单元阵列及计算方法，主要解决现有技术受器件电流‑电压关系非线性等影响准确度较低，且并行计算时功耗较大的问题。该计算单元包括：一个树状的网络，该网络包含一个父节点和至少两个子节点，父节点和至少一个子节点间具有导通能力；至少一个前向的电流驱动级，与该网络的父节点相连；多个后端的电流采样级，与该网络的子节点一一对应相连。本发明利用电流分配的方式实现了线性运算中乘法操作在器件端的解耦合，可应用于存算一体化的大规模模拟计算系统中。
- 存储器控制器、数据存储装置和具有两者的存储系统-201910774848.2
- 裵祥根 - 爱思开海力士有限公司
- 2019-08-21 - 2023-07-28 - G11C5/06
- 本发明涉及一种存储器控制器。该存储器控制器包括多个控制信号焊盘，并且选择性地控制第一类型存储器和第二类型存储器。存储器控制器还包括控制信号生成单元，该控制信号生成单元被配置成生成用于控制所选择的存储器的控制信号。存储器控制器进一步包括控制信号传输单元，该控制信号传输单元被配置成将为控制第一类型存储器而生成的第一控制信号的位施加到多个控制信号焊盘的各个控制信号焊盘，将为控制第二类型存储器而生成的第二控制信号的位施加到多个控制信号焊盘之中所选择的第一控制信号焊盘组，并且将第二控制信号施加到多个控制信号焊盘之中所选择的、独立于第一控制信号焊盘组的第二控制信号焊盘组。
- 半导体存储装置-202010108670.0
- 塚本隆之;古桥弘亘;杉本刚士;小村政则 - 铠侠股份有限公司
- 2020-02-21 - 2023-07-28 - G11C5/06
- 实施方式提供一种能够较好控制的半导体存储装置。实施方式的半导体存储装置具备：多条第1布线；多条第2布线，与多条第1布线交叉；及多个存储单元，设置在多条第1布线及多条第2布线之间，且具备阻变层、及包含硫族元素的非线性元件层。在置位动作中，对多条第1布线中的一条、及多条第2布线中的一条之间供给置位脉冲。在复位动作中，对多条第1布线中的一条、及多条第2布线中的一条之间供给复位脉冲。在第1动作中，对多条第1布线中的一条、及多条第2布线中的一条之间供给第1脉冲。第1脉冲具备比置位脉冲的振幅及复位脉冲的振幅中的较大振幅更大的振幅，或者具备与较大的振幅相同的振幅及比置位脉冲的脉冲宽度更大的脉冲宽度。
- 存储器电路架构-202180079495.X
- D·李;R·比拉达;B·马纳卡姆·维蒂尔;陈薄弘;A·保罗;S·松;S·库什瓦哈;R·R·彻科拉;D·扬 - 高通股份有限公司
- 2021-12-08 - 2023-07-25 - G11C5/06
- 一种半导体器件包括：具有多个象限的存储器电路，该多个象限被布置在存储器电路的拐角处并且围绕存储体控制组件；其中多个象限中的第一象限包括第一位单元核和输入输出电路的第一集合，输入输出电路的第一集合被配置为访问第一位单元核，第一象限由包围存储器电路的两个垂直的边缘的部分的矩形边界限定；其中多个象限中的第二象限包括第二位单元核和输入输出电路的第二集合，输入输出电路的第二集合被配置为访问第二位单元核，第二象限与第一象限相邻，其中第一象限与第二象限之间的界线限定第一轴线，第一象限和第二象限关于该第一轴线对称。
- 半导体装置-202211669167.8
- 赤繁孝宪;山根一伦 - 瑞萨电子株式会社
- 2022-12-23 - 2023-06-27 - G11C5/06
- 本公开涉及一种半导体装置。在一种半导体装置中，第一级的芯片的算术电路对输入的N位(N＝4)选择信号执行预定算术运算。类似地，在总共M个级(MN≥2，M＝16)上的芯片中，第二级和后续级的每个芯片的算术电路对前一级的芯片的算术电路的运算结果执行预定公共算术运算。设置在每个芯片中的确定电路对N位信号的位串执行预定公共逻辑运算，该N位信号是对应算术电路的运算结果，从而确定它是否是由选择信号选择的芯片。
- 亚阈值电流减少电路开关和相关设备及方法-202180067276.X
- 芝多义广;江户幸子;中西琢也;何源;赤松宏 - 美光科技公司
- 2021-11-02 - 2023-06-23 - G11C5/06
- 公开亚阈值电流减少电路(SCRC)开关和相关设备及方法。设备包含电连接于电力供应线与电力接收线之间的第一组SCRC开关和第二组SCRC开关。所述第一组SCRC开关经配置以在第一操作模式和第二操作模式中将所述电力供应线电连接到所述电力接收线。所述第二组SCRC开关经配置以在所述第一操作模式中将所述电力供应线电连接到所述电力接收线，且在所述第二操作模式中将所述电力供应线与所述电力接收线电隔离。所述第一组SCRC开关的激活与所述第二组SCRC开关的激活在时间上错开。所述第二组SCRC开关在所述第一组SCRC开关当中隔开。
- 用于访问阻变元件阵列中的阻变元件的装置和方法-201811198925.6
- 罗佳 - 南泰若股份有限公司
- 2018-10-15 - 2023-06-20 - G11C5/06
- 本发明公开了用于访问阻变元件阵列中的阻变元件以确定阻变元件的阻态的装置和方法。根据本发明的一些方面，所述装置和方法通过各种操作访问阻变元件阵列中的阻变元件。根据本发明的一些方面，所述装置和方法提供针对特定操作定制的电流量。根据本发明的一些方面，所述装置和方法通过调整针对特定操作定制的电流量来补偿阻变元件阵列的电路状态。
- 存储系统以及存储系统的数据读取方法-202111530300.7
- 冀康灵 - 长鑫存储技术有限公司
- 2021-12-14 - 2023-06-16 - G11C5/06
- 本公开实施例涉及半导体技术领域，提供一种存储系统以及存储系统的数据读取方法，存储系统包括：存储系统被配置为，响应于读复制使能信号以进入读复制模式，且在读复制模式期间，若从存储阵列输出的多组数据中至少两组数据相同，则将至少两组数据定义为相同组，则输出用于表征数据复制的标识信号，并传输相同组中的一组数据至相应的数据端口，且断开相同组中的其余组数据至相应的数据端口之间的传输路径。本公开实施例至少有利于节省数据读出时的功耗。
- 信号通道和包括其的存储器模块-201711057605.4
- 金东烨;李载濬 - 三星电子株式会社
- 2017-11-01 - 2023-06-13 - G11C5/06
- 一种信号通道包括位于第一信号层中的至少一条第一信号线和位于第二信号层中的至少一条第二信号线。第一信号层在第一水平方向上延伸。第二信号层沿着与第一水平面平行的第二水平面延伸，并沿着与第一水平面和第二水平面正交的垂直方向与第一水平面间隔开。第一信号线包括第一耦合段，第二信号线包括第二耦合段。第一耦合段沿着垂直方向至少部分地与第二耦合段重叠。第一耦合段和第二耦合段定位为在第一耦合段和第二耦合段之间形成比在第一信号线和第二信号线的其它段之间形成的电容耦合程度更大的程度的电容耦合。
- 专利分类
