“金定焕”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储器装置-CN201811510481.5有效
发明人：金镇浩;金映奇;金定焕;成象铉 -专利权人：爱思开海力士有限公司
申请日： 2018-12-11 - 公布日： 2023-08-22 - 主分类号： G11C5/06 文献下载
摘要：一种半导体存储器装置，该半导体存储器装置包括：基板，其包括单元区域和细长区域；逻辑结构，其设置在基板上方，该逻辑结构包括逻辑电路元件以及电联接到逻辑电路元件的底部布线；源极板，其设置在逻辑结构上方；存储器结构，其包括多个存储器单元和多个栅极层，其中，所述多个存储器单元设置在单元区域的源极板上方，并且多个栅极层层叠在细长区域和单元区域的源极板上方以彼此分离，并且多个栅极层联接到所述多个存储器单元；以及第一狭缝，其在单元区域和细长区域之间的边界处切割源极板，其中，细长区域的源极板被浮置，而不管存储器单元和逻辑电路元件的操作如何。
半导体存储器装置

[发明专利]存储器装置和操作存储器装置的方法-CN202211172998.4在审
发明人：张晶植;朴寅洙;郑羽杓;崔正达;金在雄;金定焕 -专利权人：爱思开海力士有限公司
申请日： 2022-09-26 - 公布日： 2023-06-16 - 主分类号： H10B41/35 文献下载
摘要：本公开提供了存储器装置和操作存储器装置的方法。该存储器装置包括：第一主插塞，其在垂直方向上形成在基板上方并布置在第一方向上；第二主插塞；第三主插塞，其布置在第一主插塞和第二主插塞之间，所述第三主插塞与所述第一主插塞和所述第二主插塞相邻；以及位线，其在所述第一主插塞至所述第三主插塞上方，其中，所述第一主插塞至第三主插塞中的每一个包括彼此面对的第一子插塞和第二子插塞，其中，所述第一主插塞和所述第三主插塞中的每一个中所包括的所述第一子插塞和所述第二子插塞的部分联接到不同的选择线，并且其中，所述第二主插塞和所述第三主插塞中的每一个中所包括的所述第一子插塞和所述第二子插塞的部分联接到不同的选择线。
存储器装置操作方法

[发明专利]制造半导体器件的方法-CN202110855896.1在审
发明人：李东训;金定焕;朴美性;张晶植;崔元根 -专利权人：爱思开海力士有限公司
申请日： 2021-07-28 - 公布日： 2022-06-03 - 主分类号： H01L21/8239 文献下载
摘要：提供了一种制造半导体器件的方法。该方法可以包括：形成堆叠；通过将堆叠图案化形成初步阶梯结构；通过蚀刻初步阶梯结构形成第一阶梯结构、第二阶梯结构、以及开口，该开口位于第一阶梯结构与第二阶梯结构之间；形成钝化层，该钝化层填充开口并且覆盖第一阶梯结构；以及通过使用钝化层作为蚀刻阻挡层蚀刻第二阶梯结构来形成第三阶梯结构。
制造半导体器件方法

[发明专利]半导体存储装置-CN201710888322.8有效
发明人： 金定焕;金镇浩;成象铉 -专利权人：爱思开海力士有限公司
申请日： 2017-09-27 - 公布日： 2021-11-23 - 主分类号： G11C8/10 文献下载
摘要：一种半导体存储装置包括：存储单元阵列和行解码器，所述存储单元阵列和所述行解码器沿着第一方向设置在基板上；以及多条联接线，所述多条联接线用于将所述存储单元阵列和所述行解码器电联接。所述联接线中的每一条包括：第一导线，所述第一导线沿着所述第一方向设置；第二导线，所述第二导线与所述第一导线平行地设置；以及焊盘，所述焊盘联接在所述第一导线与所述第二导线之间，并且通过接触插塞电联接至所述存储单元阵列或所述行解码器。所述联接线沿着所述第一方向从相应焊盘的两侧布线。
半导体存储装置

[发明专利]包括电容器的半导体存储装置-CN201711130371.1有效
发明人：成象铉;金定焕;金镇浩 -专利权人：爱思开海力士有限公司
申请日： 2017-11-15 - 公布日： 2021-07-30 - 主分类号： H01L27/1157 文献下载
摘要：包括电容器的半导体存储装置。一种半导体存储装置包括：半导体层，该半导体层包括存储单元区域；存储单元阵列，该存储单元阵列包括层叠在所述半导体层上的多个第一栅极层，并且被设置在所述存储单元区域中；以及电容器电路，该电容器电路被设置在所述存储单元区域外侧的所述半导体层上。所述电容器电路包括：多个栅极结构体，该多个栅极结构体各自包括层叠在所述半导体层上的第二栅极层，并且在第一方向上布置；多个电极，该多个电极被设置在所述栅极结构体之间；以及介电层，所述介电层被插置在所述栅极结构体与所述电极之间。
包括电容器半导体存储装置

[发明专利]三维半导体存储器装置-CN202010656708.8在审
发明人： 金定焕;金镇浩;田炳现;崔畅云 -专利权人：爱思开海力士有限公司
申请日： 2020-07-09 - 公布日： 2021-06-18 - 主分类号： H01L23/538 文献下载
摘要：三维半导体存储器装置。半导体存储器装置包括：单元区域，其限定有穿过交替地层叠的电极层和层间电介质层的垂直沟道；阶梯区域，其在第一方向上与单元区域相邻设置，并且限定有联接至以不同长度延伸的电极层的接触件；第一开口，其在阶梯区域中穿过电极层和层间电介质层；第二开口，其在单元区域中穿过电极层和层间电介质层；下布线，其与限定在基板上的外围电路联接；顶布线，其设置在电极层和层间电介质层上方并与接触件联接；以及垂直通孔，其联接下布线和顶布线，其中，垂直通孔包括穿过第一开口的第一垂直通孔和穿过第二开口的第二垂直通孔。
三维半导体存储器装置

[发明专利]具有传输晶体管的半导体存储器装置-CN202010063039.3在审
发明人：金镇浩;金定焕;成象铉;吴星来 -专利权人：爱思开海力士有限公司
申请日： 2020-01-20 - 公布日： 2021-01-05 - 主分类号： H01L27/11529 文献下载
摘要：具有传输晶体管的半导体存储器装置。一种半导体存储器装置包括：多个存储器单元阵列，其通过多条行线和多条位线来访问；传输晶体管，其联接到所述多条行线中的一条行线并被配置为将操作电压传送至所述多条行线中的所述一条行线；以及多条布线，其设置在传输晶体管上方的布线层中。布线层包括与传输晶体管的源极和漏极交叠的布线禁止间隔。所述多条布线中的一条或更多条布线设置在布线禁止间隔外侧。
具有传输晶体管半导体存储器装置

[发明专利]半导体装置-CN201210457527.8无效
发明人： 金定焕 -专利权人：爱思开海力士有限公司
申请日： 2012-11-14 - 公布日： 2013-06-05 - 主分类号： G11C11/4063 文献下载
摘要：本发明提供一种半导体装置，其具有沿着一个方向层叠的存储芯片，每个存储芯片中布置有位线和字线，并且每个芯片具有存储块，每个存储块具有存储器单元。半导体装置包括：位线感测放大器，其与布置在每个存储芯片中的位线耦接并配置成将多个位线之中的使能的存储芯片的位线使能；以及子字线驱动器，其与布置在每个存储芯片中的字线耦接，并配置成将多个字线之中的使能的存储芯片的字线使能。位线感测放大器和子字线驱动器被设置在任一个存储芯片中。
半导体装置

[发明专利]阵列基板及其制造方法以及修复该阵列基板中的线的方法-CN200710165594.1有效
发明人：金殷泓;林凤默;金定焕 -专利权人： LG.菲利浦LCD株式会社
申请日： 2007-11-22 - 公布日： 2008-06-18 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种阵列基板，其包括：基板、基板上的栅线、与栅线交叉以限定像素区的数据线、与栅线和数据线连接的薄膜晶体管、在像素区中的像素电极、以及包括第一部分、第二部分、第三部分、第四部分和第五部分的公共电极，其中所述第一部分和第二部分设置在数据线的两侧，第三部分和第四部分各与第一部分和第二部分连接，并且第五部分与第二部分连接并延伸进入与像素区相邻的下一个像素区中。
阵列及其制造方法以及修复中的

1
共 9 条