专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果87个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件-CN202111214620.1在审
  • 福士哲夫;高桥弘行;松重宗明 - 瑞萨电子株式会社
  • 2021-10-19 - 2022-05-13 - G11C5/06
  • 一种半导体器件包括存储器块、第二电源布线、第三电源布线和短路开关,存储器块具有:多个存储器单元、连接到从多个存储器单元中选择的存储器单元的感测放大器、第一电源布线、连接在感测放大器与第一电源布线之间并且在感测放大器操作时处于接通状态的第一开关、以及连接到感测放大器并且在感测放大器操作时处于接通状态的第二开关,第二电源布线被布置在存储器块之外并且连接到第一电源布线,第三电源布线被布置在存储器块之外并且经由第二开关连接到感测放大器,短路开关被布置在存储器块之外并且连接在第二电源布线与第三电源布线之间。这里,在感测放大器操作时,短路开关处于接通状态。
  • 半导体器件
  • [发明专利]半导体器件-CN201510232509.3有效
  • 高桥弘行 - 瑞萨电子株式会社
  • 2015-05-08 - 2020-10-27 - G11C11/4074
  • 本发明提供了一种半导体器件,其包括:包括以矩阵设置的多个存储器单元的存储器单元阵列;以及与所述存储器单元阵列相邻的周边电路。所述存储器单元中的每一个包括:电容元件,包括具有在与基板的主表面垂直的方向上延伸的柱面形状的下电极;以及设置在所述电容元件与位线之间的开关晶体管,所述开关晶体管的接通/关断基于字线的电势来控制。所述周边电路包括在与所述主表面平行的水平方向上与所述下电极相邻并被供给固定电势的信号线、或分别被供给互补电势的一对信号线。
  • 半导体器件
  • [发明专利]半导体存储器-CN201410344421.6有效
  • 高桥弘行 - 瑞萨电子株式会社
  • 2014-07-18 - 2019-05-28 - G11C11/4091
  • 本发明涉及半导体存储器。半导体存储器包括:存储器单元阵列,其具有多个存储器单元;多个位线对,与存储器单元阵列的各列相对应地放置;读出放大器,与多个位线对相对应地放置成多个,用于放大在位线对之间的电势差,其中,读出放大器具有:预充电晶体管,其每一个具有扩散层并且对位线对进行预充电;以及开关晶体管,其每一个具有与预充电晶体管的扩散层一体形成的扩散层,用于将多个位线对选择性地连接到公共总线。
  • 半导体存储器
  • [发明专利]半导体集成电路器件-CN201610051798.1有效
  • 高桥弘行;山野诚也 - 瑞萨电子株式会社
  • 2012-04-12 - 2018-08-24 - G11C7/12
  • 本发明提供一种半导体集成电路器件,包括:一对互补信号线;第一晶体管,所述第一晶体管具有栅极、源极和漏极,所述第一晶体管的源极和漏极中的一个耦合到所述一对互补信号线中的一条,以及第二晶体管,所述第二晶体管具有栅极、源极和漏极,所述第二晶体管的栅极耦合到所述第一晶体管的栅极,所述第二晶体管的源极和漏极中的一个耦合到所述第一晶体管的源极和漏极中的另一个,并且所述第二晶体管的源极和漏极中的另一个耦合到所述一对互补信号线中的另一条,其中所述第一晶体管的栅极宽度的方向不同于所述第二晶体管的栅极宽度的方向。
  • 半导体集成电路器件
  • [发明专利]半导体器件-CN201710893854.0在审
  • 高桥弘行 - 瑞萨电子株式会社
  • 2017-09-27 - 2018-04-03 - G11C5/02
  • 一种半导体器件,其能够降低功耗。在该半导体器件中,半导体芯片堆叠在基底芯片上。堆叠的芯片包括作为第一组的n个直通硅通孔以及作为第二组的m个直通硅通孔。在第一组和第二组的每个中,通过移位循环法耦合直通硅通孔,其中下部芯片的第1至第(n‑1)(第(m‑1))个直通硅通孔分别与上部芯片的第2至第n(第m)个直通硅通孔耦合,且下部芯片的第1至第n(第m)个直通硅通孔与上部芯片的第1个直通硅通孔耦合。n和m仅具有一个公约数。借助通过第一组的直通硅通孔传送的第一选择信号以及通过第二组的直通硅通孔传送的第二选择信号的组合控制堆叠半导体芯片的激活。
  • 半导体器件
  • [发明专利]半导体集成电路器件-CN201210106969.8有效
  • 高桥弘行;山野诚也 - 瑞萨电子株式会社
  • 2012-04-12 - 2012-10-17 - G11C11/4091
  • 公开了一种半导体集成电路器件。形成在同一扩散层中并且执行互补操作的晶体管相对于扩散层基本对称地布置。通过打破常规想法而提供了半导体集成电路器件,其使用能够部分地避免对于半导体集成电路器件的设计的限制并且减小尺寸和使制造成本更经济的布局。能够通过布置在同一扩散层中形成的两个晶体管并且通过有意地以非对称模式布置该两个晶体管来进行互补操作,从而能够进一步减小半导体集成电路器件的尺寸。
  • 半导体集成电路器件
  • [发明专利]半导体器件和操作半导体器件的方法-CN200910206367.8无效
  • 高桥弘行 - 恩益禧电子股份有限公司
  • 2009-10-15 - 2010-06-09 - G11C7/12
  • 本发明提供了半导体器件和操作半导体器件的方法。半导体器件包括:存储器单元(2);预充电电路(8);负电势施加电路(3);以及传感放大器(6)。存储器单元(2)被连接至第一位线(BT)并且存储数据。预充电电路(8)被连接至第一和第二位线(BT、BN)并且将第一和第二位线(BT、BN)预充电到接地电势。负电势施加电路(3)被连接至第一位线(BT)并且将负电势施加给第一位线(BT)。传感放大器被连接至第一和第二位线(BT、BN)并且基于第一位线(BT)的第一电势和第二位线(BN)的第二电势之间的差读取数据。负电势的绝对值小于第一电势和第二电势之间的差。
  • 半导体器件操作方法
  • [发明专利]延迟电路-CN200910179032.1无效
  • 高桥弘行 - 恩益禧电子股份有限公司
  • 2009-10-09 - 2010-06-02 - H01L27/04
  • 本发明涉及一种延迟电路。提供了具有更加精确的延迟时间和减少了电路面积的延迟电路。延迟电路包括电阻元件、电容器元件以及连接布线。连接布线包括衬底之上的第一多晶硅层,和连接电阻元件和电容器元件并且处于第一多晶硅层上的第一硅化物层。电容器元件包括半导体衬底的表面区域中的扩散层,扩散层上的栅极绝缘层,栅极绝缘层上的第二多晶硅层、以及第二多晶硅层上的第二硅化物层。电阻元件包括半导体衬底之上的第三多晶硅层。一体地提供第一、第二以及第三多晶硅层。一体地提供第一和第二硅化物层。
  • 延迟电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top