[发明专利]存储器及其形成方法、存储器单元阵列及其驱动方法在审
| 申请号： | 202010192701.5 | 申请日： | 2020-03-18 |
| 公开（公告）号： | CN111341776A | 公开（公告）日： | 2020-06-26 |
| 发明（设计）人： | 于涛 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L27/11517 | 分类号： | H01L27/11517;H01L27/11519;H01L27/11521;G11C11/4063 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 徐文欣 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储器及其形成方法、存储器单元阵列及其驱动方法，其中存储器包括：基底，所述基底包括相邻且分离的第一存储区和第二存储区；位于所述第一存储区和第二存储区之间基底内的源区；位于所述第一存储区和第二存储区两侧的基底内的第一漏区和第二漏区；位于所述第一存储区上的第一存储结构，所述第一存储结构包括：第一存储单元和第二存储单元、以及位于第一存储单元和第二存储单元之间的第一字线栅；位于所述第二存储区上的第二存储结构，所述第二存储结构包括：第三存储单元和第四存储单元、以及位于第三存储单元和第四存储单元之间的第二字线栅。所述存储器的性能得到提升。 | ||
| 搜索关键词： | 存储器 及其 形成 方法 单元 阵列 驱动 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010192701.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 闪存器件的制作方法-202211196893.2
- 何建禹;张广冰 - 华虹半导体（无锡）有限公司
- 2022-09-29 - 2022-12-30 - H01L27/11517
- 本申请公开了一种闪存器件的制作方法，包括：提供一衬底，衬底上从下而上依次形成有耦合氧化层、浮栅多晶硅层、第一ONO层以及控制栅多晶硅层，控制栅多晶硅层上形成有硬掩模层，硬掩模层中形成有沟槽，沟槽底部的控制栅多晶硅层暴露；形成隔离层；进行刻蚀，去除硬掩模层顶部和沟槽底部预定区域的隔离层，使预定区域的控制栅多晶硅层暴露，剩余的隔离层位于沟槽侧壁；进行刻蚀，去除隔离层之间的控制栅多晶硅层和第二氧化层，使隔离层之间的第一氮化层暴露；通过RTO工艺形成第三氧化层；形成第二氮化层；进行刻蚀，去除沟槽底部的第二氮化层、第一氮化层，以及硬掩模层上方的第二氮化层；形成第四氧化层。
- 增大闪存器件ILD填充工艺窗口的方法-202211165379.2
- 王会一;程国庆 - 华虹半导体（无锡）有限公司
- 2022-09-23 - 2022-12-27 - H01L27/11517
- 本发明提供一种增大闪存器件ILD填充工艺窗口的方法，方法包括：提供一半导体结构，包括半导体衬底、栅介质层、字线多晶硅、浮栅及控制栅；于半导体结构的表面形成氧化层，并于氧化层的表面形成氮化层；通过刻蚀工艺刻蚀氮化层及氧化层以于浮栅、控制栅、中间介质层及字线侧墙的外侧形成第一侧墙；利用第一湿法清洗工艺对形成有第一侧墙的半导体结构进行清洗；对半导体衬底进行离子注入以于第一侧墙的两侧形成源区及漏区；利用第二湿法清洗工艺对形成有源区及漏区的半导体结构进行清洗。通过本发明解决了现有的闪存器件在ILD填充过程中产生空洞缺陷的问题。
- 半导体组件及其形成方法-202110706635.3
- 王裕隆;蔡耀庭;陈建廷;卫远皇 - 华邦电子股份有限公司
- 2021-06-24 - 2022-12-27 - H01L27/11517
- 本发明提供一种半导体组件，包括：衬底、多个第一栅极结构以及保护结构。衬底包括第一区与第二区。第一栅极结构配置在第一区的衬底上。保护结构共形地覆盖与第二区相邻的多个第一栅极结构中的一者的侧壁。保护结构包括下部以及配置在下部上的上部。下部与上部具有不同介电材料。另提供一种半导体组件的形成方法。
- 闪存结构的形成方法-202211137969.4
- 曹子贵 - 上海华虹宏力半导体制造有限公司
- 2022-09-19 - 2022-12-20 - H01L27/11517
- 一种闪存结构的形成方法，包括：初始控制栅之间具有控制栅开口，牺牲层之间具有暴露出控制栅开口的牺牲开口，第一侧墙位于牺牲开口侧壁；在控制栅开口和牺牲开口暴露出的初始控制栅结构侧壁形成第一介质层、位于第一介质层侧壁的初始第二侧墙和位于初始第二侧墙侧壁的第二介质层，初始第二侧墙的材料不同于第一介质层和第二介质层的材料；刻蚀初始第二侧墙，直到初始第二侧墙顶部表面低于初始控制栅结构顶部表面，以形成第二侧墙；形成第二侧墙之后，刻蚀浮栅材料层，直到暴露出衬底，以形成过渡浮栅，过渡浮栅之间具有浮栅开口；在控制栅开口、牺牲开口和浮栅开口内形成擦除栅结构，提高了工艺窗口和器件性能的稳定性。
- 存储器件-202211071166.3
- 何应春;顾林;王虎;江志兴;吴青;杨耀华 - 华虹半导体（无锡）有限公司
- 2022-08-31 - 2022-11-08 - H01L27/11517
- 本申请公开了一种存储器件，包括：衬底，其上形成有隧道介质层，该隧道介质层上形成有多个栅极结构，衬底中形成有SAS掺杂区，SAS掺杂区形成于衬底的预定区域，该预定区域位于栅极结构之间；层间介质层，其形成于衬底上，层间介质层覆盖衬底、隧道介质层和栅极结构；接触孔，其形成于层间介质层中，接触孔的底部和SAS掺杂区接触，从俯视角度观察，接触孔为椭圆形。本申请通过将存储器件中，与SAS掺杂区相接触的接触孔设置为截面为椭圆形，从而增加了该接触孔的工艺窗口，改善其形貌，在一定程度上提高了器件的可靠性和良率。
- 垂直存储器件-201810163667.1
- 尹琇钰;尹壮根;任峻成;黄盛珉 - 三星电子株式会社
- 2018-02-27 - 2022-11-08 - H01L27/11517
- 一种垂直存储器件包括：在衬底的外围电路区域上的栅极结构，衬底包括单元区域和外围电路区域，栅极结构包括第一栅电极；在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处的第二栅电极、第三栅电极和第四栅电极；在衬底的单元区域上延伸穿过第二栅电极的第一外延层；在第一外延层上在垂直方向上延伸穿过第三栅电极和第四栅电极的沟道；以及在衬底的外围电路区域的邻近于栅极结构的部分上的第二外延层。
- 一种NOR Flash栅极多晶硅工艺方法-201911373896.7
- 熊伟;陈华伦 - 华虹半导体（无锡）有限公司
- 2019-12-27 - 2022-10-28 - H01L27/11517
- 本发明提供一种NOR Flash栅极多晶硅工艺方法，提供同一工艺中的Flash存储区及外围逻辑区；在flash存储区中的栅极多晶硅以及外围逻辑区的逻辑区多晶硅上形成多晶硅硬掩膜；刻蚀去除flash存储区中栅极多晶硅上的多晶硅硬掩膜，保留外围逻辑区中逻辑区多晶硅上的多晶硅硬掩膜；刻蚀去除flash存储区中的栅极多晶硅；刻蚀去除flash存储区中的栅极氧化层和氮化硅层；刻蚀去除flash存储区中的字线端头处多晶硅,以及定义外围逻辑区中的逻辑区多晶硅。本发明不增加光罩，使用已有的存储单元光罩对flash区预先处理后，使逻辑区域与flash区域氧化层厚度接近，在进行多晶硅刻蚀时可兼顾逻辑区及Flash存储区一并刻蚀，避免因不同工艺逻辑栅极多晶硅厚度差别需要增加光罩对Flash存储区特殊处理。
- NORD闪存器件及其制造方法-202210758895.X
- 徐杰;李志国;柳邦杰;吴志涛;李嘉祥 - 华虹半导体（无锡）有限公司
- 2022-06-29 - 2022-10-25 - H01L27/11517
- 本发明提供一种NORD闪存器件及其制造方法，提供衬底；在第二凹槽的侧壁形成第一层间介质层；在衬底上形成覆盖第一层间介质层上的第二层间介质层，之后刻蚀第二层间介质层，使得除第一层间介质层上底端至靠近顶端以外的第二层间介质层去除，保留在第一层间介质层上的第二层间介质层减薄，第二凹槽的底部刻蚀至第一氧化层上方，定义出字线结构图形；在字线结构图形的表面形成隧穿氧化层及形成于隧穿氧化层上的字线多晶硅；去除第一硬掩膜层，刻蚀去除其下方裸露的控制栅多晶硅层、极间介质层、浮栅多晶硅层和第一氧化层。本发明提高浮栅和控制栅之间的耦合效率，提高了器件能承受的擦除电压。
- 集成晶片及其形成方法-202210138376.3
- 罗文勳;吴泰億;陈世宪;徐英傑 - 台湾积体电路制造股份有限公司
- 2022-02-15 - 2022-10-25 - H01L27/11517
- 一种集成晶片及其形成方法，在一些实施例中，本揭露是关于集成晶片(IC)，包括基板、设置于基板上方的悬浮栅电极、设置于悬浮栅电极上方的接触蚀刻终止层(CESL)结构、将悬浮栅电极与CESL结构分离的绝缘堆叠，绝缘堆叠包括设置于悬浮栅电极上方的第一阻剂保护层、设置于第一阻剂保护层上方的第二阻剂保护层、及将第一阻剂保护层与第二阻剂保护层分离的绝缘层。
- 半导体结构及其形成方法-202110420049.2
- 李琨琨;李志国;刘玉丽;隋振超 - 中芯北方集成电路制造（北京）有限公司
- 2021-04-19 - 2022-10-21 - H01L27/11517
- 一种半导体结构及其形成方法，方法包括：在储存单元区与隔离区交界处的字线的侧壁、保护层的顶部，以及隔离区的栅绝缘层的顶部形成第一介质层，第一介质层还填充于隔离区的开口中；形成第一介质层之后，去除储存单元区的第一介质层、以及隔离区中位于栅绝缘层顶部的第一介质层，剩余的第一介质层位于隔离区的开口中；去除储存单元区的第一介质层、以及隔离区中位于栅绝缘层顶部的第一介质层之后，去除保护层；去除保护层后，在基底的顶部形成保形覆盖字线的阻挡层，阻挡层还覆盖隔离区中剩余第一介质层的顶部。降低了位线在后续退火工艺中因应力变化而产生位错的概率，从而提高了半导体的性能。
- 存储器件的制作方法-202210875030.1
- 刘勃彤;顾林 - 华虹半导体（无锡）有限公司
- 2022-07-25 - 2022-10-11 - H01L27/11517
- 本申请公开了一种存储器件的制作方法，包括：提供一衬底，衬底上形成有第一介质层，第一介质层上形成有阻挡层；通过光刻工艺进行刻蚀，在衬底、第一介质层和阻挡层中形成第一沟槽；在第一沟槽中填充第二介质层；进行刻蚀去除阻挡层，在第二介质层中形成第二沟槽，第二沟槽位于第一沟槽上方，且在横向上位于第一沟槽之间；在第二沟槽的侧壁上形成第一多晶硅层，第一多晶硅层中掺杂有第一类型的杂质；在第二沟槽中填充第二多晶硅层，第二多晶硅层中掺杂有第二类型的杂质，第二多晶硅层和其两侧的第一多晶硅层构成存储器件的浮栅。通过在浮栅多晶硅两侧形成掺杂类型不同的多晶硅层，降低了浮栅中的电子向侧壁氧化层漏电的几率。
- 半导体结构及其形成方法-202110317915.5
- 邹君玉;李志国;刘玉丽;隋振超;刘长宇 - 中芯北方集成电路制造（北京）有限公司
- 2021-03-25 - 2022-09-30 - H01L27/11517
- 一种半导体结构及其形成方法，所形成的第一浮栅结构的厚度大于或等于所述第二浮栅结构与后续形成于所述第二浮栅结构上的栅介质层和位于所述栅介质层上的第一控制栅层的厚度之和，因而可以在后续以所述第一浮栅结构的顶部表面为停止位置，对所述第一控制栅材料层和所述栅介质材料层执行化学机械研磨工艺，暴露出所述第一浮栅结构的顶部表面，从而可以使得后续形成的第二控制栅材料层可以与所述第一浮栅结构接触，可以避免采用等离子体刻蚀工艺形成暴露出所述第一浮栅结构的开口的过程中，所述等离子刻蚀工艺所使用的等离子体离子渗透至所述第一浮栅结构对所述第一浮栅结构所造成的损害，故可以提高所形成的半导体结构的性能。
- 闪存器件及其制造方法-202210740668.4
- 吴志涛;李志国;徐杰 - 华虹半导体（无锡）有限公司
- 2022-06-27 - 2022-09-27 - H01L27/11517
- 本发明提供一种闪存器件及其制造方法，提供衬底，衬底上形成有第一、二存储单元结构，第一、二存储单元结构控制栅多晶硅层、硬掩膜层的侧壁上，形成有第一、二层间介质层，两相近一侧的第二层间介质层、浮栅多晶硅层上均形成有隧穿氧化层，隧穿氧化层上形成有字线多晶硅；研磨字线多晶硅至控制栅多晶硅的上方；刻蚀去除第一、二存储单元结构的两侧部分结构；刻蚀去除剩余的硬掩膜层，使得其下方的字线多晶硅、控制栅多晶硅层裸露；在裸露的字线多晶硅、控制栅多晶硅上均形成金属硅化物。本发明通过研磨将存储单元结构高度做低，通刻蚀去除控制栅上残留的氧化物，经过金属硅化物工艺形成低电阻的Si‑Ni‑Pt合金，从而降低闪存器件读取时的电容电阻延迟。
- 控制栅极带状布局以改进字线蚀刻工艺窗口-201910512187.6
- 许祐凌;李秉澄;施宏霖;刘珀玮;黄文铎;才永轩;林佳盛;杨世匡 - 台湾积体电路制造股份有限公司
- 2019-06-13 - 2022-09-20 - H01L27/11517
- 本申请的各种实施例涉及控制栅极布局，以改善字线的蚀刻工艺窗口。在一些实施例中，集成芯片包括存储器阵列、擦除栅极、字线和控制栅极。存储器阵列包括多个行和多个列中的多个单元。擦除栅极和字线沿着存储器阵列的行平行地伸长。控制栅极沿着行伸长，并且位于擦除栅极和字线之间并与擦除栅极和字线相邻。此外，控制栅极具有朝向擦除栅极和字线突出的焊盘区。由于焊盘区朝向擦除栅极和字线突出，所以焊盘区的宽度在控制栅极的字线侧和擦除栅极侧之间扩展。本发明的实施例涉及控制栅极带状布局以改进字线蚀刻工艺窗口。
- 浮栅型分栅闪存器件结构及其制作工艺-202110347764.8
- 许昭昭;钱文生 - 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
- 2021-03-31 - 2022-09-20 - H01L27/11517
- 本申请涉及半导体集成电路制造技术领域，具体涉及一种浮栅型分栅闪存器件结构及其制作工艺。其中结构包括：衬底层，和生长在衬底层上的栅极结构；位于栅极结构两侧的衬底层中形成有源漏区；栅极结构包括相间隔的第一分栅结构和第二分栅结构；第一分栅结构和第二分栅结构均包括由下至上依次层叠的浮栅结构和控制栅结构；第一分栅结构和第二分栅结构之间间隔有选择栅结构；控制栅结构包括P型掺杂控制栅多晶硅层。其中工艺用于形成上述浮栅型分栅闪存器件结构。本申请提供的结构及其制作工艺可以解决相关技术中为了适应器件微缩，降低器件漏电，而增加第一P型区的离子注入剂量，从而导致器件的结击穿电压降低的问题。
- 一种半导体器件的制造方法、半导体器件和电子装置-201911348886.8
- 张松;梁志彬;李小红;金炎;王德进 - 无锡华润上华科技有限公司
- 2019-12-24 - 2022-09-16 - H01L27/11517
- 本发明提供一种半导体器件的制造方法、半导体器件和电子装置。所述方法包括：步骤S1，提供半导体衬底，在所述半导体衬底上形成有浮栅结构，所述浮栅结构包括浮栅层，并且所述浮栅结构中包含有露出部分所述半导体衬底的间隔区域；步骤S2，在所述半导体衬底表面形成介质层，其中，所述介质层覆盖所述半导体衬底和所述浮栅层的侧壁；步骤S3，在所述半导体衬底表面沉积控制栅材料层，以覆盖所述介质层和所述浮栅结构；步骤S4，图案化所述控制栅材料层以形成控制栅结构，所述控制栅结构部分覆盖所述浮栅层的侧壁上的所述介质层。根据本发明，实现了闪存器件与PIP电容器的制造工艺的集成，变上下结构的PIP电容器为左右结构。
- 嵌入式闪存的制备方法-202210695044.5
- 沈安星;张有志 - 广州粤芯半导体技术有限公司
- 2022-06-20 - 2022-09-09 - H01L27/11517
- 本发明提供了一种嵌入式闪存的制备方法，通过用优化嵌入式闪存的版图，使得砷注入均匀分布于有源区中的氧化隔离单元以及有源区之外的氧化隔离区，从而使得氧化隔离区与有源区中的氧化隔离单元在后续的湿法工艺/干法工艺中具有相同的刻蚀速率，从而使得氧化隔离区与有源区中的氧化隔离单元具有一致的高度，基于此，后续多晶硅浮栅层在化学机械抛光过程中，不会因台阶等存在而导致厚度不均匀，获得高度一致性较高的多晶硅浮栅层。本发明可明显改善嵌入式闪存各存储单元的均匀性，减小存储单元之间的性能差异，使得嵌入式闪存各存储单元在编程或擦除分布的离散度变小，并有效改善存储单元的耐用程度，提高嵌入式闪存的寿命。
- 半导体器件及其形成方法-201910797023.2
- 林孟汉;吴伟成 - 台湾积体电路制造股份有限公司
- 2019-08-27 - 2022-08-23 - H01L27/11517
- 提供一种用于制造集成半导体器件的方法，该集成半导体器件包括形成在半导体衬底的凹进区域中的嵌入式闪存阵列，该方法包括：在形成存储器阵列的浮置和控制栅极堆叠件之前，在栅极材料层上方沉积保护层，并且在保护层上方沉积自流平牺牲层，以产生基本平坦的上表面。然后将牺牲层蚀刻到去除牺牲层并在保护层上留下基本平坦的面的深度。然后在保护层上沉积光掩模，并且从栅极材料层蚀刻栅极堆叠件。本发明的实施例还涉及半导体器件及其形成方法。
- 半导体装置-202110139336.6
- 陈中怡 - 富泰华工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2021-02-01 - 2022-08-02 - H01L27/11517
- 一种半导体装置包括多个存储单元。每个存储单元包括层叠结构、阻挡层、浮栅层、隧道介电层及通道层。层叠结构包括至少一个控制层、至少一个擦除层以及至少一个介电层。阻挡层与控制层共面设置，浮栅层收容于所述阻挡层内，且通过阻挡层与控制层绝缘设置。隧道介电层覆盖阻挡层和浮栅层的一侧。通道层位于隧道介电层的一侧。擦除层用于在执行数据读出与写入操作时施加预定电压，以使得通道层串联阻值降低，以利于半导体装置的快速导通。
- 半导体装置及半导体装置制造方法-202110139342.1
- 陈中怡 - 富泰华工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2021-02-01 - 2022-08-02 - H01L27/11517
- 一种半导体装置的存储单元包括层叠结构、穿透层叠结构的收容空间、阻挡层、浮栅层及通道层。层叠结构包括至少一层控制层、至少两层介电层以及至少一层擦除层。收容空间包括第一收容部和多个与第一收容部连通的第二收容部。第一收容部穿透层叠结构。第二收容部与控制层共面设置。阻挡层和浮栅层收容于第二收容部内，浮栅层通过阻挡层与控制层绝缘设置。擦除层用于在执行数据擦除操作时与浮栅层配合形成电子流通路径。本发明还提供了一种半导体装置的制造方法。
- 半导体装置-202110901165.6
- 松本浩史 - 铠侠股份有限公司
- 2021-08-06 - 2022-07-29 - H01L27/11517
- 一种半导体装置包含半导体衬底上的第一绝缘层。第一导电膜在所述第一绝缘层上。第一堆叠结构在所述第一导电膜上且包含交替地堆叠的第一电极膜及第二绝缘层。导电部件沿着所述第一堆叠结构的外边缘围绕所述第一堆叠结构且电连接到所述半导体衬底。第二堆叠结构至少部分地围绕所述导电部件设置且包含交替地堆叠在所述第一导电膜上的所述第二绝缘层及第三绝缘层。所述第一导电膜包含：主体部分，其在所述第一堆叠结构下方；外围部分，其远离所述主体部分设置在所述主体部分的外围处；及狭缝部分，其在所述外围部分中的所述导电部件与所述第二堆叠结构之间的所述第一导电膜中。
- 浮栅型分栅闪存器件结构及其制造方法-202110347041.8
- 许昭昭;钱文生 - 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
- 2021-03-31 - 2022-07-19 - H01L27/11517
- 本申请涉及半导体集成电路制造技术领域，具体涉及一种浮栅型分栅闪存器件结构及其制造方法。方法包括：在第一导电类型衬底的闪存区上形成依次层叠的浮栅氧化层、浮栅多晶硅层、多晶硅间隔层、控制栅多晶硅层；定义闪存元胞区；使得闪存元胞区位置处形成第一导电类型防穿通注入区；沉积第一介质层；对第一介质层进行刻蚀，形成第一侧墙；以掩模层和第一侧墙为掩膜，未覆盖第一侧墙的控制栅多晶硅层和多晶硅间隔层，被刻蚀去除；进行第一导电类型晕环注入，形成第一导电类型晕环；沉积第二介质层，刻蚀形成第二侧墙；使得未覆盖第一侧墙和第二侧墙的浮栅多晶硅层和浮栅氧化层，被刻蚀去除；以第二侧墙和第一侧墙为掩膜，形成第二导电类型注入区。
- 一种鳍式浮栅存储器件-202210333550.X
- 王浩;钱烽;何哲;马国坤 - 湖北大学;湖北江城实验室
- 2022-03-31 - 2022-07-12 - H01L27/11517
- 本发明提供了一种鳍式浮栅存储器件，包括：衬底；隔离层，其位于衬底一侧面；鳍片，其位于隔离层远离衬底一侧面；隧穿介质层，其包覆于鳍片外周；浮栅，其包覆于隧穿介质层外周；栅氧化层，其包覆于浮栅外周；控制栅，其包覆于栅氧化层外周；其中，隧穿介质层的顶部厚度与侧壁的厚度比值为(2～3):1。本发明的鳍式浮栅存储器件，针对鳍式结构在工作过程中载流子浓度不均的问题，将隧穿介质层的顶部厚度与侧壁的厚度比值设置为(2～3):1，即本发明采用相对于顶部隧穿层更薄的侧边隧穿层，通过该结构使得鳍片(Fin)中的电子和空穴更容易通过注入和隧穿穿过介质层到达浮栅。
- 半导体器件及其制造方法-202210507404.4
- 王春明;王绍迪 - 北京知存科技有限公司
- 2022-05-10 - 2022-07-12 - H01L27/11517
- 提供了一种半导体器件及其制造方法。该制造方法包括：在衬底上依次形成氧化物层、浮置栅极层、电介质层、控制栅极层和硬掩模层；蚀刻硬掩模层、控制栅极层、电介质层和浮置栅极层，以形成栅极堆叠体；移除氧化物层的在衬底的第一区域和第二区域上的部分；在衬底的第一区域和第二区域上分别形成第一选择栅极氧化物结构和第二选择栅极氧化物结构，并且，在栅极堆叠体两侧分别形成隧穿氧化物结构；在隧穿氧化物结构的与栅极堆叠体相对的一侧分别形成选择栅极；蚀刻栅极堆叠体，以形成第一开口；在衬底的位于第一开口下方的部分中形成源极区域；以及在选择栅极的与第一开口相对的一侧的衬底中形成漏极区域。
- 一种单电子记忆胞及其制造方法-202010985439.X
- 杨子庆 - 苏州浪潮智能科技有限公司
- 2020-09-18 - 2022-07-12 - H01L27/11517
- 本发明公开了一种单电子记忆胞，包括：单电子晶体管、金氧半场效晶体管和硅基底，单电子晶体管位于金氧半场效晶体管上方，硅基底上表面设有绝缘体；所述单电子晶体管包括字符线、纳米线、悬浮点、能量障壁和控制闸，字符线、纳米线、悬浮点、能力障壁和控制闸均位于硅基底上方绝缘体的同一平面上；所述金氧半场效晶体管包括源极、通道和汲极，通道位于悬浮点的正下面，通道与悬浮点之间有所述绝缘体。通过上述方式，本发明能够使单电子晶体管与金氧半场效晶体管结合，单电子穿隧效应与库伦阻塞效应互相配合且发挥功能。
- 一种分栅快闪存储器的版图、掩膜版及版图制作方法-201911025730.6
- 陈宏 - 上海华虹宏力半导体制造有限公司
- 2019-10-25 - 2022-05-31 - H01L27/11517
- 本发明提供一种分栅快闪存储器的版图、掩膜版及版图制作方法，所述分栅快闪存储器的版图包括一浮栅版图层，所述浮栅版图层的浮栅图形区四周形成有冗余图形区，采用该版图制得掩膜版，从而形成分栅快闪存储器时，形成的分栅快闪存储器的浮栅结构的四围还围绕着没有功能的冗余结构，该冗余结构在后续对存储器的源线进行研磨时，起到负载作用，可在一定程度上保护浮栅结构的边缘不会被过度研磨，从而可以避免字线高度过低。即，本发明提供的分栅快闪存储器的版图、掩膜版及版图制作方法解决了分栅快闪存储器编程串扰失效的问题。
- 单层多晶硅电子抹除式可复写只读存储器-202210113253.4
- 李志浩;陈自平 - 联华电子股份有限公司
- 2016-10-21 - 2022-05-27 - H01L27/11517
- 本发明公开一种单层多晶硅电子抹除式可复写只读存储器，包含有一源极、一漏极、一介电层以及一电极层。源极以及漏极位于一基底中，其中源极以及漏极具有一第一导电型。介电层设置于基底上且位于源极以及漏极之间，其中介电层包含第一介电层，第一介电层具有分隔的两个穿隧介电部分，且两个穿隧介电部分的厚度薄于第一介电层的其他部分的厚度。电极层设置于介电层上，其中电极层包含一第一电极设置于第一介电层上，因而第一电极为一浮置栅极。
- 集成电路-202122510757.3
- C·里韦罗;P·波伊文;F·塔耶;R·西莫拉 - 意法半导体(鲁塞)公司
- 2021-10-19 - 2022-05-10 - H01L27/11517
- 本公开的各实施例涉及集成电路。该集成电路包括非易失性存储器单元。一种用于非易失性存储器单元的存储器晶体管包括被植入半导体衬底中的源极区和漏极区。源极区与漏极区隔开。用于存储器晶体管的双栅极区在源极区与漏极区之间的半导体衬底中至少部分地在深度上延伸，并且还延伸超出该源极区和该漏极区。存储器单元还包括具有栅极区的选择晶体管，该栅极区在用于存储器晶体管的双栅极区上方部分延伸。在存储器晶体管的双栅极区上方延伸的选择晶体管的栅极区的部分具有足够大的表面以接收接触区，因此可以减少选择晶体管的栅极区在半导体衬底上方延伸的部分，以减小存储器单元的占用表面积。
- 非易失性存储器-202111213892.X
- C·里韦罗;P·波伊文;F·塔耶;R·西莫拉 - 意法半导体(鲁塞)公司
- 2021-10-19 - 2022-05-06 - H01L27/11517
- 本公开的各实施例涉及非易失性存储器。一种用于非易失性存储器单元的存储器晶体管包括被植入半导体衬底中的源极区和漏极区。源极区与漏极区隔开。用于存储器晶体管的双栅极区在源极区与漏极区之间的半导体衬底中至少部分地在深度上延伸，并且还延伸超出该源极区和该漏极区。存储器单元还包括具有栅极区的选择晶体管，该栅极区在用于存储器晶体管的双栅极区上方部分延伸。
- 闪存器件及其制作方法-201911090126.1
- 薛广杰;胡华;李赟 - 武汉新芯集成电路制造有限公司
- 2019-11-08 - 2022-04-08 - H01L27/11517
- 本发明提供了一种闪存器件及其制作方法，在浮栅材料层上形成氧化层，平坦化所述氧化层与所述浮栅材料层之后，所述存储区内剩余的浮栅材料层形成浮栅且外围区保留有部分厚度的所述浮栅材料层，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
