[实用新型]半导体器件有效
| 申请号： | 201920904236.6 | 申请日： | 2019-06-17 |
| 公开（公告）号： | CN210136879U | 公开（公告）日： | 2020-03-10 |
| 发明（设计）人： | 王英杰;饶晓俊 | 申请（专利权）人： | 杭州士兰集成电路有限公司 |
| 主分类号： | H01L29/866 | 分类号： | H01L29/866;H01L29/06;H01L21/329 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;王月玲 |
| 地址： | 310018 浙江省杭州市杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种半导体器件，该半导体器件包括：半导体衬底，在半导体衬底的第二表面引出第二电极端；外延层，位于半导体衬底的第一表面上；基区，自外延层表面延伸至外延层中；发射区，自基区表面延伸至基区中以引出第一电极端；第一掺杂区，自外延层表面延伸至外延层中，第一掺杂区与基区被外延层分隔；第二掺杂区，位于外延层中，分别与基区、第一掺杂区接触；以及电导通路径，用于将第一掺杂区与外延层电连接，其中，半导体衬底、外延层以及发射区的掺杂类型为第一掺杂类型，基区、第一掺杂区以及第二掺杂区的掺杂类型为第二掺杂类型，第一掺杂类型与第二掺杂类型相反。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司，未经杭州士兰集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920904236.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种干熄车及其保护装置
- 下一篇：一种铝塑散热器
- 同类专利
- 一种带耙齿状机构的ESD浪涌防护TVS结构及其制备方法-202310629908.8
- 杨帆;姜一波;吴瑕 - 江苏庆延微电子有限公司
- 2023-05-31 - 2023-08-08 - H01L29/866
- 本发明公开了一种带耙齿状机构的ESD浪涌防护TVS结构及其制备方法。其结构特点包括：一是在TVS晶圆表面如发明所公开的经过文中所详细阐述约束设计的分区耙齿状机构，二是在TVS基底底部如发明所公开的全区域耙齿状机构，三是在如发明所公开地在TVS晶圆表面下方数微米深处实现的经过文中所详细阐述约束设计的多功能边缘机构。涵纳本发明所公开内容所得到的TVS管，在不影响基本电学参数情况下，一方面具备更高的瞬时单位电流泻放能力，亦即具备更好的ESD浪涌防护性能。另一方面，更重要的是具备良好的高低温和重复冲击下的稳定性。
- 一种埋层齐纳二极管及其制造方法-202310729385.4
- 陈贺;张启东 - 西安矽源半导体有限公司
- 2023-06-20 - 2023-07-21 - H01L29/866
- 本发明涉及半导体集成电路制造技术领域，具体涉及一种埋层齐纳二极管及其制造方法，在半导体硅衬底上设置P型外延层，在P型外延层上形成N型深阱，并在N型深阱中形成P阱，通过在P阱中形成P型双扩散阱和位于P型双扩散阱顶部的N型区，从而在半导体P型外延层中形成位于N型区与P型双扩散阱之间的PN结，使得PN结的击穿发生在P型外延层中，可以有效的克服PN结击穿发生在表面的表面齐纳二极管噪声高、时间稳定性差以及开启漂移等缺点，使得埋层齐纳二极管的噪声更低、时间稳定性好避免漂移，保证击穿电压的稳定，满足实际使用需求。
- 齐纳二极管及其制作方法-202110737519.8
- 金华俊;宋亮;史一凡 - 无锡华润上华科技有限公司
- 2021-06-30 - 2022-12-30 - H01L29/866
- 本发明提供一种齐纳二极管及其制作方法，包括：于衬底上形成电场阻挡层；于衬底上形成图形掩膜，图形掩膜具有显露部分电场阻挡层的第一窗口；去除第一窗口内的电场阻挡层；于衬底中形成第一导电类型掺杂区及第二导电类型掺杂区；于第一窗口的侧壁形成侧墙结构，以将第一窗口限制为第二窗口；基于第二窗口进行第一导电类型离子注入，以在第一导电类型掺杂区与第二导电类型掺杂区之间自对准形成第一导电类型连接区，其中，第一导电类型连接区的掺杂浓度大于第一导电类型掺杂区的掺杂浓度。本发明工艺稳定且成本较低，且能有效避免PN结的弧面结电场的剧增，从而通过局部增加PN结的平面结区域的浓度，可有效降低击穿电压，获得更好的击穿特性。
- BCD工艺中可自由调控击穿电压的齐纳二极管-202211245724.3
- 方明旭;陈华伦 - 华虹半导体（无锡）有限公司
- 2022-10-12 - 2022-12-27 - H01L29/866
- 本申请提供一种BCD工艺中可自由调控击穿电压的齐纳二极管，包括：N型埋层和P型埋层，位于P型衬底中，P型衬底上形成有P型外延层；P阱和N阱，位于N型埋层之上、P型外延层之中，P阱底部和N阱底部与N型埋层相接触；多个隔离部件；三个P型体区，位于P阱中，其中，位于中间的P型体区中形成有第一N+注入区，位于左右两侧的P型体区中形成有第一P+注入区；栅极结构，位于P阱的表面上；第二N+注入区，位于N阱中；第二P+注入区，位于P型埋层之上、P型外延层之中。通过增加第一P+注入区的注入类型或者调整栅极结构的特征尺寸来调控齐纳二极管的击穿电压，不影响同一BCD工艺平台制作的LDMOS器件的性能。
- 一种具有导通压降自钳位的半导体器件及其制备方法-202210777870.4
- 李伟聪;伍济 - 深圳市威兆半导体股份有限公司
- 2022-07-04 - 2022-10-18 - H01L29/866
- 本发明属于功率半导体器件技术领域，具体涉及一种具有导通压降自钳位的半导体器件及其制备方法；本发明相比传统快恢复二极管结构，集成可自钳位压降的齐纳二极管结构，通过在沟槽内上部纵向交替设置第一N型多晶硅和第一P型多晶硅，下部横向交替设置第二N型多晶硅和第二P型多晶硅，使器件集成反向并联的齐纳二极管，在产生较大浪涌电流时利用其齐纳击穿特性能够钳位导通压降，从而避免器件损坏；通过在体区和P型重掺杂区之间设置倒“T”型的沟槽，能够在动态反向恢复过程中将结深较浅的P型重掺杂区屏蔽起来，从而有效保护P型重掺杂区，增大了器件的反向偏置安全工作区（RBSOA）。
- 齐纳二极管及其制造方法-202010804986.3
- 韩广涛 - 杰华特微电子股份有限公司
- 2020-08-12 - 2022-08-23 - H01L29/866
- 本发明公开了一种齐纳二极管及其制造方法，该齐纳二极管包括：衬底；形成于所述衬底中的第一掺杂类型的阱区；形成于所述阱区内的第二掺杂类型的第一掺杂区，所述第一掺杂类型与所述第二掺杂类型相反；以及形成于所述第一掺杂区下方的第二掺杂区，其中，所述第一掺杂区的下表面第一部分与所述阱区邻接形成第一PN结，所述第一掺杂区的下表面第二部分与所述第二掺杂区邻接形成第二PN结，所述第二掺杂区采用硬掩模限定横向延伸的边界，以使得所述第二掺杂区的边界形成平面且所述平面与竖直方向的夹角小于或等于第一角度。本发明能够实现第二掺杂区的均匀掺杂，进而增强齐纳二极管击穿电压的稳定性，并减小击穿前的反向漏电。
- 齐纳二极管及其制造方法-202110648452.0
- 廖庭维;陈建馀;游焜煌;翁武得;邱建维;杨大勇 - 立锜科技股份有限公司
- 2021-06-10 - 2022-07-22 - H01L29/866
- 本发明提出一种齐纳二极管及其制造方法。齐纳二极管包括：半导体层、N型区以及P型区。N型区具有N型导电型，其中N型区形成于半导体层中，具有N型导电型，且N型区位于半导体层的上表面下并连接上表面。P型区具有P型导电型，其中P型区形成于半导体层中，且P型区完全位于N型区下方并连接于N型区。其中N型区覆盖所有P型区。其中N型区的N型导电型杂质浓度，高于P型区的P型导电型杂质浓度。
- 齐纳二极管及其制造方法-202010737847.3
- 韩广涛;蒋盛烽 - 杰华特微电子股份有限公司
- 2020-07-28 - 2022-07-19 - H01L29/866
- 本发明涉及半导体技术领域，提供了一种齐纳二极管及其制造方法，形成的齐纳二极管包括：位于衬底上的阱区；位于衬底上的第一掺杂区和分别位于该第一掺杂区两侧的第二掺杂区；分别位于第二掺杂区远离第一掺杂区的一侧的场氧区，该场氧区在靠近第二掺杂区一侧的鸟嘴区域与前述第二掺杂区邻接；以及位于场氧区上方的多晶硅层，其横向延伸覆盖在前述第二掺杂区的上方；还有分别与第一掺杂区和多晶硅层形成欧姆接触的第一电极和与衬底形成欧姆接触的第二电极。本发明通过位于场氧区上方且横向延伸覆盖在第二掺杂区上表面的多晶硅层调节第二掺杂区与第一掺杂区共同和阱区形成的PN结在第二掺杂区侧面的等电势，以稳定该PN结在各处的击穿电压。
- 一种单向瞬态抑制二极管及其制备工艺-202111154291.6
- 吴中瑞;张栋;胡勇海;郗瑞千;赵盼;陆逸枫 - 上海韦尔半导体股份有限公司
- 2021-09-29 - 2022-02-08 - H01L29/866
- 本申请实施例一种单向瞬态抑制二极管及工艺，所述二极管包括，第一导电类型的衬底，第二导电类型的第一注入区和第二注入区；第一注入区设置在衬底正面，第二注入区设置在衬底背面，其中，第二注入区与衬底之间形成的pn结的结深小于第一注入区与衬底之间形成的pn结的结深。在衬底正表面上依次从下到上设置有阻挡层和绝缘层；第一注入区通过第一金属引出第一电极，绝缘层设置在阻挡层和第一金属层之间，背面第二注入区和衬底分别通过第二金属引出第二电极，使得衬底背面第二注入区和衬底短接，第一导电类型和第二导电类型不同，本申请以提高负浪涌的能力。
- 散热式齐纳二极管-201811101923.0
- 叶致廷;黄菘志;庄哲豪 - 晶焱科技股份有限公司
- 2018-09-20 - 2021-11-23 - H01L29/866
- 本发明公开了一种散热式齐纳二极管，包含属于第一导电型的一重掺杂半导体基板、属于第一导电型的一第一磊晶层、属于第二导电型的一第一重掺杂区、一第二磊晶层与属于第一导电型或第二导电型的一第二重掺杂区。第一磊晶层设于重掺杂半导体基板上，第一重掺杂区设于第一磊晶层中，并与重掺杂半导体基板相隔。第二磊晶层设于第一磊晶层上，第二磊晶层具有贯穿自身的一第一掺杂区，第一掺杂区属于第二导电型，第一掺杂区接触第一重掺杂区。第二重掺杂区设于第一掺杂区中。
- 一种大功率稳压二极管-202023205504.7
- 吴佩玉 - 深圳市芯电易科技股份有限公司
- 2020-12-25 - 2021-08-17 - H01L29/866
- 本实用新型公开了一种大功率稳压二极管，包括绝缘外壳，绝缘外壳的一端设置有两个阴极导电片，绝缘外壳的另一端设置有两个阳极导电片，绝缘外壳的内部一侧设置有P连接片，绝缘外壳的内部另一侧设置有N连接片，P连接片和N连接片的相对侧设置有绝缘薄隔片，P连接片与阳极导电片固定焊接，N连接片与阴极导电片固定焊接，一级电阻设置在绝缘外壳的内部一侧，二级电阻设置在绝缘外壳的内部位于一级电阻的一侧。本实用新型解决了在稳压二极管针对较大功率类电气使用功能过程中，稳压二极管可能由于电流过大造成烧坏或击穿的情况，从而甚至产生情况的问题，提高了稳压二极管在大功率条件下使用的稳定性，提高了稳压二极管的安全性能。
- 一种通用的稳压二极管结构-201810484646.X
- 金建华 - 苏州固特斯电子科技有限公司
- 2018-05-20 - 2021-04-02 - H01L29/866
- 本发明公开了一种通用的稳压二极管结构，包括壳体，所述壳体两侧与电极接口相连，且电极接口一侧与引脚电性连接，所述电极接口一侧与第一导线板相连，且第一导线板一侧与电极防护层电性连接，所述电极防护层一侧与第二导线板相连，且第二导线板右侧连接有PN结，所述PN结通过第二导线板与稳压装置连接在一起，所述稳压装置包括数值板，所述数值板下方安装有电流管，且电流管下方与变压轴承电性连接，所述电流管左侧与电感圈连接在一起，本发明通过电极防护层与稳压装置的设置，有效的提高了通电质量，使用寿命长，工作电流越大，动态电阻越小，稳压性能越好，扩大了使用范围，从而达到最佳使用效果。
- 半导体装置-202010442434.2
- 渡边敬吏 - 罗姆股份有限公司
- 2020-05-22 - 2021-03-30 - H01L29/866
- 本发明提供一种能够实现优异的电学特性的半导体装置。本发明提供一种二极管芯片(1)(半导体装置)，包含：半导体芯片(10)，包含p型的第1半导体层(14)、及形成在第1半导体层(14)之上的n型的第2半导体层(15)；第1焊垫分离沟槽(277)，以贯通第2半导体层(15)，到达第1半导体层(14)的方式，形成在半导体芯片(10)，通过将半导体芯片(10)的一部分与其他区域加以区隔，而在第1半导体层(14)与第2半导体层(15)之间形成第1内部寄生电容(C1)；中间绝缘层(91)，被覆第2半导体层(15)；及第1电极层(101)，隔着中间绝缘层(91)对向于通过第1焊垫分离沟槽(277)而区隔出的区域，在与半导体芯片(10)之间形成串联连接于第1内部寄生电容(C1)的第1外部寄生电容(CO1)。
- 二极管芯片-202010442475.1
- 渡边敬吏;山上顺也 - 罗姆股份有限公司
- 2020-05-22 - 2021-03-30 - H01L29/866
- 本发明提供一种能够实现优异的电特性的二极管芯片。本发明提供一种二极管芯片(1)，包含：半导体芯片(10)，具有第1主面(11)；第1pin结部(31)，在第1极性方向上形成在第1主面(11)的表层部；第1二极管对(37)(整流器对)，包含与第1pin结部(31)隔开且在第1极性方向上形成在半导体芯片(10)内部的第1pn结部(35)、及以反向连接于第1pn结部(35)的方式在第2极性方向上形成在第1主面(11)的表层部的第1反向pin结部(38)；以及第1接合分离沟槽(46)，以将第1pin结部(31)与第1二极管对(37)划分开的方式形成在第1主面(11)。
- 功率半导体器件-202020289058.3
- 朴锺镐;胡尚寿;李相龙;金世云 - 半导体元件工业有限责任公司
- 2019-07-19 - 2020-09-04 - H01L29/866
- 本实用新型公开了功率半导体器件，所述功率半导体器件包括：有源区域中的源极区、外围区域中的栅极结构以及串联连接在有源区域和栅极结构之间的多个沟槽二极管。该多个沟槽二极管中的每一个包括：第一沟槽，该第一沟槽设置在衬底材料中；绝缘层，该绝缘层设置在第一沟槽的表面上方；第一导电类型的第一半导体材料，该第一半导体材料设置在第一沟槽内；和第二导电类型的第二半导体材料，该第二半导体材料设置在第一沟槽内并且设置在第一沟槽中的第一半导体材料的上方。
- 具有可调整击穿电压的齐纳二极管-202010455022.2
- R·西莫拉;P·弗纳拉 - 意法半导体(鲁塞)公司
- 2015-11-23 - 2020-08-28 - H01L29/866
- 本发明涉及具有可调整击穿电压的齐纳二极管。本发明涉及一种齐纳二极管，包括：形成在半导体衬底(SUB)中并且平行于在阴极区域(CD1)与阳极区域(AD1)之间的衬底的表面的齐纳二极管结、被配置成在受到适当的电压时生成垂直于齐纳二极管结的第一电场的传导区域(BDC，EDC，ED1，NW)、以及被配置成在受到适当的电压时生成在齐纳二极管结的平面中的第二电场的传导区域(GT1，GTC)。
- 具有可调整的低击穿电压的齐纳二极管-201510846391.3
- R·西莫拉;P·弗纳拉 - 意法半导体(鲁塞)公司
- 2015-11-26 - 2020-08-04 - H01L29/866
- 本发明涉及具有可调整的低击穿电压的齐纳二极管。提供一种齐纳二极管，包括：具有第一导电类型的阴极区域(CD1)，形成在具有第二导电类型的半导体衬底(SUB)的表面上；具有第二导电类型的阳极区域(AD1)，形成在所述阴极区域之下，所述阴极区域和所述阳极区域通过沟槽隔离(STI1)与衬底的其余部分相隔离；第一导电区域(CDC,EDC,ED1)，被配置为当其经受足够的电压时生成与所述阴极区域和所述阳极区域之间的界面相垂直的第一电场；以及第二导电区域(GT1,GTC)，被配置为当其经受足够的电压时生成与所述阴极区域和阳极区域之间的界面相平行的第二电场。
- 具有可调整击穿电压的齐纳二极管-201510818928.5
- R·西莫拉;P·弗纳拉 - 意法半导体(鲁塞)公司
- 2015-11-23 - 2020-06-23 - H01L29/866
- 本发明涉及具有可调整击穿电压的齐纳二极管。本发明涉及一种齐纳二极管，包括：形成在半导体衬底(SUB)中并且平行于在阴极区域(CD1)与阳极区域(AD1)之间的衬底的表面的齐纳二极管结、被配置成在受到适当的电压时生成垂直于齐纳二极管结的第一电场的传导区域(BDC，EDC，ED1，NW)、以及被配置成在受到适当的电压时生成在齐纳二极管结的平面中的第二电场的传导区域(GT1，GTC)。
- 沟槽二极管和功率半导体器件-201921146192.1
- 朴锺镐;胡尚寿;李相龙;金世云 - 半导体元件工业有限责任公司
- 2019-07-19 - 2020-04-10 - H01L29/866
- 本实用新型公开了沟槽二极管和功率半导体器件，该沟槽二极管包括：第一沟槽，该第一沟槽设置在衬底材料中；绝缘层，该绝缘层设置在第一沟槽的表面上方；第一导电类型的第一半导体材料，该第一半导体材料设置在第一沟槽内；和第二导电类型的第二半导体材料，该第二半导体材料设置在第一沟槽内并且设置在第一沟槽中的第一半导体材料的上方。第一半导体材料的掺杂浓度至少是1×10
- 半导体器件-201920904236.6
- 王英杰;饶晓俊 - 杭州士兰集成电路有限公司
- 2019-06-17 - 2020-03-10 - H01L29/866
- 本申请公开了一种半导体器件，该半导体器件包括：半导体衬底，在半导体衬底的第二表面引出第二电极端；外延层，位于半导体衬底的第一表面上；基区，自外延层表面延伸至外延层中；发射区，自基区表面延伸至基区中以引出第一电极端；第一掺杂区，自外延层表面延伸至外延层中，第一掺杂区与基区被外延层分隔；第二掺杂区，位于外延层中，分别与基区、第一掺杂区接触；以及电导通路径，用于将第一掺杂区与外延层电连接，其中，半导体衬底、外延层以及发射区的掺杂类型为第一掺杂类型，基区、第一掺杂区以及第二掺杂区的掺杂类型为第二掺杂类型，第一掺杂类型与第二掺杂类型相反。
- 双向瞬态电压抑制器件及其制造方法-201510306834.X
- 李理;马万里;赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-06-05 - 2019-11-08 - H01L29/866
- 本发明提供了一种双向瞬态电压抑制器件及其制造方法，方法包括：在生长掺杂硅层的硅片衬底上刻蚀多个沟槽；对形成所述多个沟槽的硅片进行热氧化，在每个所述沟槽内填充氧化硅，并制备掺杂区域；在形成所述掺杂区域的硅片上生长介质层；在所述介质层上制备多个金属孔，并在所述硅片衬底的下表面上生长金属层；将所述多个金属孔等分为两部分，分别作为第一输入/输出端口和第二输入/输出端口，将所述金属层作为第三输入/输出端口。通过本发明的技术方案，可以在提高瞬态电压抑制器件性能的同时降低瞬态电压抑制器件的制造成本。
- 半导体器件及其制造方法-201910520014.9
- 王英杰;饶晓俊 - 杭州士兰集成电路有限公司
- 2019-06-17 - 2019-09-24 - H01L29/866
- 本申请公开了一种半导体器件及其制造方法，该半导体器件包括：半导体衬底，在半导体衬底的第二表面引出第二电极端；外延层，位于半导体衬底的第一表面上；基区，自外延层表面延伸至外延层中；发射区，自基区表面延伸至基区中以引出第一电极端；第一掺杂区，自外延层表面延伸至外延层中，第一掺杂区与基区被外延层分隔；第二掺杂区，位于外延层中，分别与基区、第一掺杂区接触；以及电导通路径，用于将第一掺杂区与外延层电连接，其中，半导体衬底、外延层以及发射区的掺杂类型为第一掺杂类型，基区、第一掺杂区以及第二掺杂区的掺杂类型为第二掺杂类型，第一掺杂类型与第二掺杂类型相反。
- 半导体装置-201410638101.1
- 佐久间盛敬 - 精工爱普生株式会社
- 2014-11-05 - 2019-02-01 - H01L29/866
- 本发明提供一种半导体装置，其具备：场绝缘膜(17、18)，其被设置在P型外延生长层(13)上并具有第一角部(17a)、(17b)、(18a)、(18b)；N‑型的阴极(14)，其被设置在所述P型外延生长层上并位于所述场绝缘膜的内侧，P‑型的阳极(20)，其以与所述阴极上方相连接的方式而形成并对所述场绝缘膜的内侧的所述第一角部进行覆盖，所述阴极与所述阳极的接合部为二极管的PN接合部，所述PN接合部与所述第一角部分离。
- 一种采用玻璃钝化芯片封装的齐纳稳压二极管-201820791779.7
- 董珂 - 济南固锝电子器件有限公司
- 2018-05-25 - 2018-12-21 - H01L29/866
- 本实用新型属于半导体功率器件电子技术领域，具体地说是一种采用玻璃钝化芯片封装的齐纳稳压二极管。该实用新型的采用玻璃钝化芯片封装的齐纳稳压二极管包括稳压芯片和封装体，稳压芯片为六边形结构，稳压芯片两侧为双面硼扩散形成的两个P区，两个P区之间为N区，使稳压芯片形成两个相对的PN结；所述稳压芯片两侧分别连接有引线，封装体用于封装稳压芯片和引线。本实用新型的采用玻璃钝化芯片封装的齐纳稳压二极管结构设计合理，可以扩大二极管的高压适用范围，并能大幅度降低动态阻抗，具有良好的推广应用价值。
- 齐纳二极管-201480058416.7
- 江口博臣;金原啓道;大川峰司;池田智史 - 丰田自动车株式会社
- 2014-10-30 - 2018-12-04 - H01L29/866
- 齐纳二极管(10)包括：半导体基板(12)、阳极电极(40)和阴极电极(42)。半导体基板(12)包括p型阳极区(20)、n型电流路径区(22)和漂移区(24)。p型阳极区(20)连接到所述阳极电极(40)。n型电流路径区(22)与所述阳极区(20)接触。漂移区(24)与所述阳极区(20)和所述电流路径区(22)接触。漂移区(24)是n型的。漂移区(24)具有比所述电流路径区(22)低的n型杂质浓度。漂移区(24)直接地或经由另一个n型区(26)连接到所述阴极电极(42)。
- 一种便于串联的稳压二极管-201820206867.6
- 郑大龙;郑宝龙 - 郑大龙
- 2018-02-06 - 2018-09-25 - H01L29/866
- 本实用新型公开了一种便于串联的稳压二极管，包括二极管本体、第一电极杆、第二电极杆、单向弹性膜销、单向弹性膜套、外螺纹、内螺纹、弹性膜销螺纹套和弹性膜套螺纹套，二极管本体的一端设有第一电极杆，第一电极杆的外侧设有单向弹性膜销，单向弹性膜销的一侧设有弹性膜销螺纹套，二极管本体的另一端设有第二电极杆，第二电极杆的外侧设有单向弹性膜套，单向弹性膜套的一侧设有弹性膜套螺纹套，第一电极杆的一端设有内螺纹，第二电极杆上设有外螺纹。该稳压二极管在串联的时候十分简单，提高串联效率，节约时间，而且不会出现断路的现象，串联的连接更加牢固，提高串联质量，结构简单，方便推广。
- 齐纳二极管及其制作方法-201711428937.9
- 不公告发明人 - 深圳市晶特智造科技有限公司
- 2017-12-25 - 2018-05-01 - H01L29/866
- 本发明提供了一种齐纳二极管的制作方法，包括提供P型衬底，并在所述P型衬底制作N型阱；在所述N型阱制作场氧化区，所述场氧化区在所述N型阱的内部界定齐纳二极管主体制作区域；在所述齐纳二极管主体制作区域进行第一次N型掺杂处理，形成N型低掺杂区；在所述N型低掺杂区进行第二次N型掺杂处理，以在所述N型低掺杂区形成N型重掺杂区，其中，所述N型低掺杂区和所述N型重掺杂区在形成过程中分别采用不同的曝光条件。本发明还提供一种采用上述方法制作而成的齐纳二极管。
- 一种大功率稳压管-201720128292.6
- 高飞 - 东莞市裕金电子有限公司
- 2017-02-13 - 2017-08-25 - H01L29/866
- 本实用新型涉及一种大功率稳压管，包括稳压管外壳，所述稳压管外壳一侧设有阴极引线，所述稳压管外壳另一侧设有阳极引线，所述阴极引线、阳极引线一端均连接基底，所述基底一侧均设有N型硅片，所述N型硅片一侧均设有PN结，所述PN结一端均连接合金块，所述合金块之间设有连接引线，所说PN结四周设有散热片，通过正向反向串联，在功率较大的放大电路，可起过压保护作用，同时通过对强化PN结散热效果，减少功率损耗，实用性强，增强设备的使用寿命。
- 半导体装置-201310128871.7
- 理崎智光 - 精工半导体有限公司
- 2013-04-15 - 2017-06-20 - H01L29/866
- 本发明提供一种半导体装置，该半导体装置包含钳位二极管，并具有设置在半导体衬底（6）上的耐压调整用第一导电型低浓度区域（5）；圆形的第二导电型高浓度区域（1），其设置在耐压调整用第一导电型低浓度区域（5）内；环状的元件分离用绝缘膜（2），其在耐压调整用第一导电型低浓度区域（5）内，被设置成以不与第二导电型高浓度区域（1）相接的方式围住第二导电型高浓度区域（1）；第一导电型高浓度区域（3），其在耐压调整用第一导电型低浓度区域（5）内，设置在元件分离用绝缘膜（2）的环以外。提供一种具有钳位二极管的半导体装置，该钳位二极管的经时劣化、晶片面内偏差、晶片间偏差、批次间偏差以及击穿前的泄漏小。
- 一种新型多晶硅薄膜齐纳二极管-201621025901.7
- 何志 - 佛山芯光半导体有限公司
- 2016-08-31 - 2017-06-06 - H01L29/866
- 本实用新型公开了一种新型多晶硅薄膜齐纳二极管，包括衬底以及在衬底上依次生长钝化层A和多晶硅薄膜；在多晶硅薄膜部分区形成的N型掺杂区；在多晶硅薄膜另一部分进行的P型掺杂区；钝化层B，该钝化层位于多晶硅薄膜的上表面区域；N型掺杂区上的电极，该电极位于N型掺杂区的上方以及部分钝化层的上方；P型掺杂区上的电极，该电极位于P型掺杂区的上方以及部分钝化层的上方，在利用激光退火对N型掺杂剂与P型掺杂剂进行激活，改善了传统的高温炉激活工艺问题，时间短，灵活性高。
- 专利分类
