[发明专利]一种制造半导体器件的方法和半导体器件在审
| 申请号： | 201911028418.2 | 申请日： | 2019-10-28 |
| 公开（公告）号： | CN110752206A | 公开（公告）日： | 2020-02-04 |
| 发明（设计）人： | 闫一方 | 申请（专利权）人： | 苏师大半导体材料与设备研究院(邳州)有限公司 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60 |
| 代理公司： | 11589 北京劲创知识产权代理事务所(普通合伙) | 代理人： | 王志敏 |
| 地址： | 221300 江苏省徐州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种制造半导体器件的方法和半导体器件，涉及半导体技术领域。该制造半导体器件的方法和半导体器件包括半导体衬底，所述半导体衬底的上方设置有硅胶板，所述硅胶板的上方设置有金属板，所述金属板的上方设置有掩膜层，所述半导体衬底的下方设置有平衡层，所述硅胶板的底部设置有多个延伸块，所述延伸块延伸至半导体衬底的内部，所述金属板的底部设置有多个贯穿段，所述贯穿段贯穿硅胶板并延伸至半导体衬底的内部。通过在半导体衬底与金属板之间设置硅胶板，从而有效的屏蔽了自身静电对半导体器件本体的影响，使得半导体器件中对抗静电效果明显，能够有效的改善静电对半导体器件工作的影响。 | ||
| 搜索关键词： | 半导体器件 衬底 半导体 硅胶板 金属板 延伸 静电 贯穿 半导体技术领域 半导体器件本体 抗静电效果 平衡层 掩膜层 屏蔽 制造 | ||
【主权项】：
1.一种半导体器件，包括半导体衬底(1)，其特征在于：所述半导体衬底(1)的上方设置有硅胶板(2)，所述硅胶板(2)的上方设置有金属板(3)，所述金属板(3)的上方设置有掩膜层(4)，所述半导体衬底(1)的下方设置有平衡层(7)。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏师大半导体材料与设备研究院(邳州)有限公司，未经苏师大半导体材料与设备研究院(邳州)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911028418.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种晶体管防静电装置-201921058494.3
- 卢润田;党月梅 - 上海润璋智能科技股份有限公司
- 2019-07-09 - 2020-02-14 - H01L23/60
- 本实用新型公开了一种晶体管防静电装置，包括壳体以及壳体两侧连通的接口，所述壳体内腔下端面开设有凹腔，且凹腔上端面右侧设置有循环断电器，并且凹腔中心轴部位两侧侧表壁之间焊接有第二转动轴，所述第二转动轴两侧均转动连接有传动杆，所述凹腔上端面焊接有第一触点，且第一触点与接口电性连接。本实用新型中，由于采用了圆环与晶体管内部电路之间的串联，实现了异形轮盘带动圆环的缺口运动到电路串联处时晶体管内部电路断路，避免晶体管漏电，又由于采用了两个传动杆与第二转动轴之间的转动连接，实现了第一触点与第二触点接触以及第三触点与地线接触，从而实现了第一触点将电路直接接地将静电导出。
- 具有阵列式静电防护结构的LDMOS器件-201810148582.6
- 周祥兵;高小平;高潮;黄素娟 - 扬州江新电子有限公司
- 2018-02-13 - 2020-02-11 - H01L23/60
- 本发明公开了一种具有阵列式静电防护结构的LDMOS器件，其结构包括：P+衬底层、P‑外延层、P+注入层、P阱区、漂移区、栅下氧化层、栅极电极、源极电极、源场板氧化层、漏极电极、背面金属以及源极深槽互连金属；还包括源极场板阵列，所述源极场板阵列包括多个平行且等长等宽的源场板，源场板在垂直于栅极电极的方向设置，每个源场板一端与源极电极连接，另一端跨过栅极电极连接到源场板氧化层。本发明通过源区的延伸场板结构，使其延伸至栅漏之间并呈阵列式分布，一方面将栅漏侧分割使栅下漏侧以及栅下源侧的峰值电场均匀化分布，使可吸收外来瞬时高电压，另一方面，由于阵列式的分布，最大限度地提升了电流运载能力，实现其功率器件的作用。
- 一种图像传感器及图像传感器制作方法-201911079596.8
- 路永乐 - 徐州陀微传感科技有限公司
- 2019-11-07 - 2020-02-07 - H01L23/60
- 本发明提供一种图像传感器及图像传感器制作方法，涉及图像传感器技术领域。该图像传感器，包括半导体衬底，所述半导体衬底的内部设置有第一感光元件、第二感光元件与第三感光元件，所述半导体衬底的表面开设有隔离槽，所述隔离槽的内部设置有两个静电屏蔽层，两个所述静电屏蔽层的中间设置有两个电磁屏蔽层，两个所述电磁屏蔽层的中间设置有绝缘介质层，所述半导体衬底的上表面设置有电极层。通过在感光元件之间设置隔离槽，然后在隔离槽中形成静电屏蔽层、电磁屏蔽层与绝缘介质层，从而有效的预防了相邻感光元件之间的相互干扰，提高了传感器的信噪比，同时又使得传感器具有高敏感度，进一步的提升了传感器的各方面性能。
- 一种制造半导体器件的方法和半导体器件-201911028418.2
- 闫一方 - 苏师大半导体材料与设备研究院(邳州)有限公司
- 2019-10-28 - 2020-02-04 - H01L23/60
- 本发明提供一种制造半导体器件的方法和半导体器件，涉及半导体技术领域。该制造半导体器件的方法和半导体器件包括半导体衬底，所述半导体衬底的上方设置有硅胶板，所述硅胶板的上方设置有金属板，所述金属板的上方设置有掩膜层，所述半导体衬底的下方设置有平衡层，所述硅胶板的底部设置有多个延伸块，所述延伸块延伸至半导体衬底的内部，所述金属板的底部设置有多个贯穿段，所述贯穿段贯穿硅胶板并延伸至半导体衬底的内部。通过在半导体衬底与金属板之间设置硅胶板，从而有效的屏蔽了自身静电对半导体器件本体的影响，使得半导体器件中对抗静电效果明显，能够有效的改善静电对半导体器件工作的影响。
- 芯片封装基板与芯片封装结构-201710127896.3
- 陈崇龙;曾伯强 - 南茂科技股份有限公司
- 2017-03-06 - 2020-01-31 - H01L23/60
- 本发明提供一种芯片封装基板和芯片封装结构，芯片封装基板包括可挠性薄膜、多个引脚、多条第一线路、导电层、多个导电件以及多条第二线路。可挠性薄膜具有多个封装区与两个传输区。这些引脚与这些第一线路设置于可挠性薄膜的其中一表面，且导电层与这些第二线路设置于可挠性薄膜的另一表面。这些引脚与这些第一线路分别设置于这些封装区内，且这些引脚自对应的封装区的芯片接合区由内向外延伸。导电层位于两传输区内。这些第一线路分别通过贯通可挠性薄膜的这些导电件电性连接这些第二线路，且这些第二线路电性连接至少其中一个传输区内的导电层。本发明的芯片封装基板，其在提供静电防护的同时，也可避免导电微粒导致引脚桥接。
- 静电放电保护器件、半导体装置及制造方法-201610622768.1
- 周飞 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2016-08-02 - 2020-01-21 - H01L23/60
- 本发明公开了一种静电放电保护器件、半导体装置及制造方法，涉及半导体技术领域。该静电放电保护器件包括：半导体衬底，该半导体衬底包含第一区域和与该第一区域邻接的第二区域，该第一区域具有第一导电类型，该第二区域具有与第一导电类型相反的第二导电类型，该第一区域与该第二区域形成位于半导体衬底中的pn结；位于半导体衬底上的半导体鳍片；以及位于半导体鳍片上的电极。本发明中，由于静电放电(ESD)保护器件的pn结形成在半导体衬底中，从而使得结面积较大。当ESD保护器件中有电流流过时，不容易产生局部的热点，因此可以减小器件性能下降的可能性。
- 显示装置-201910284218.7
- 李元世;郭源奎;成承祐;印闰京 - 三星显示有限公司
- 2019-04-10 - 2020-01-10 - H01L23/60
- 提供了一种显示装置，所述显示装置包括：基底，包括显示区域和外围区域；检查端子，位于外围区域中，并且被构造为将检查信号传输到显示区域；检查布线，将显示区域连接到检查端子；半导体电阻器，连接到检查端子和检查布线中的每者；绝缘膜；以及平坦化层，包括端子开口。平坦化层覆盖检查端子的至少一个端部，并且端子开口使检查端子的一部分暴露。半导体电阻器位于检查端子之下，绝缘膜位于半导体电阻器与检查端子之间，并且半导体电阻器通过限定在绝缘膜中的第一接触孔与检查端子接触。半导体电阻器的一部分与端子开口叠置。
- 封装结构-201920840615.3
- 冷寒剑;吴宝全;龙卫 - 深圳市汇顶科技股份有限公司
- 2019-06-03 - 2020-01-10 - H01L23/60
- 本申请提供一种封装结构。本申请提供的封装结构，包括：封装基底以及设置在所述封装基底上的重布线层，其中，封装基底包括：若干个器件区，在器件区内设置有通道集合，通道集合用于连接电子器件，重布线层用于将通道集合引出至封装基底上的预设区域，以使通道集合中的全部或者部分通道在预设区域中形成串联电路，而串联电路用于与静电释放端连接。本申请提供的封装结构可以在封装过程中对需要进行防护的通道进行静电保护。
- 一种形成氮化物半导体器件的工艺-201910885766.5
- 朱建峰 - 大同新成新材料股份有限公司
- 2019-09-19 - 2020-01-07 - H01L23/60
- 本发明属于半导体器件加工技术领域，尤其为一种形成氮化物半导体器件的工艺，针对现有的氮化物半导体器件的抗静电能力弱，很容易因静电损耗氮化物半导体器件的特性的问题，现提出如下方案，该生产工艺包括以下步骤：S1：选择衬底和半导体器件的半导体堆叠体，半导体堆叠体依次在衬底上生长成沟道层和阻挡层；S2：对上述生长成的沟道层和阻挡层的顶部进行蚀刻，以便在沟道层和阻挡层的顶部形成凹槽。本发明设计合理，在沟道层、阻挡层和接触层的非接触位置均包裹了橡胶，有效的避免了电荷在氮化物半导体器件表面的流动，解决了氮化物半导体器件抗静电能力弱的问题，扩展了氮化物半导体器件的适用范围。
- 用于封装级可靠性测试的静电防护电路和测试安装方法-201610949909.0
- 郑辉;尹彬锋;周柯 - 上海华力微电子有限公司
- 2016-10-26 - 2019-12-24 - H01L23/60
- 本发明提供了一种用于封装级可靠性测试的静电防护电路和测试安装方法。本发明的用于封装级可靠性测试的静电防护电路由测试结构上的固有焊盘、测试对象与测试结构固有焊盘之间的固有引线、用于封装级可靠性测试的样品底座上的固有焊盘、测试结构与底座固有焊盘之间的引线、以及底座固有焊盘相互之间的引线构成。
- 集成电路芯片和集成电路-201910783429.5
- 曹旺;陆健;张敏;高庆 - 无锡华润矽科微电子有限公司
- 2019-08-23 - 2019-12-03 - H01L23/60
- 本发明实施例提供了一种集成电路芯片和集成电路。该集成电路芯片包括：内核结构、隔离区和多个压焊块，所述隔离区位于所述内核结构和多个压焊块之间；多个所述压焊块位于所述内核结构之外的一个指定区域中。本发明实施例提供的一种集成电路芯片和集成电路的技术方案中，由于多个压焊块位于内核结构之外的一个指定区域中，因此当多个压焊块之间静电放电时，放电电流不会通过内核结构，从而避免了对内核结构造成损伤。
- 一种芯片及电子设备-201910872474.8
- 林峰 - 柳州梓博科技有限公司
- 2019-09-16 - 2019-12-03 - H01L23/60
- 本申请提供了一种芯片，其包括：基板、设置在所述基板上的晶圆裸片以及设置在所述基板上的一个或多个静电防护元件。所述静电防护元件位于所述晶圆裸片的外围用于为晶圆裸片提供静电防护。所述晶圆裸片包括距离基板最远的顶面，所述静电防护元件距离基板最远的部分低于所述晶圆裸片的顶面。
- 静电放电保护结构及其形成方法-201510995357.2
- 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-25 - 2019-12-03 - H01L23/60
- 一种静电放电保护结构及其形成方法，静电放电保护结构包括：具有第一区域、第二区域和第三区域的衬底，第一区域两侧分别与第二区域和第三区域相邻；位于衬底第一区域表面的若干平行排列的第一鳍部，第一鳍部具有延伸至第二区域的第一端以及延伸至第三区域的第二端；位于衬底第二区域表面的第二鳍部，第二鳍部与若干第一鳍部的第一端连接；位于衬底第三区域表面的第三鳍部，第三鳍部与若干第一鳍部的第二端连接；横跨若干第一鳍部的第一栅极结构，第一栅极结构位于部分第一鳍部的侧壁和顶部表面；位于第二鳍部和部分第一鳍部内的源区；位于第三鳍部内的漏区。静电放电保护结构的性能改善。
- 静电放电保护器件和集成电路-201610083829.1
- 王俊;刘毅;马莹;卢斌;程惠娟 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-02-05 - 2019-12-03 - H01L23/60
- 一种静电放电保护器件和集成电路，所述静电放电保护器件包括：衬底；位于衬底内的可控硅结构，所述可控硅结构包括：用于实现静电输入的阳极，以及用于实现静电输出的阴极以及控制极；第一触发MOS管用于在静电输入时先于所述可控硅结构实现第一端和第二端之间的导通。本发明通过设置第一触发MOS管用于在静电输入时先于所述可控硅结构实现第一端和第二端之间的导通。所述第一触发MOS管在所述可控硅结构之前实现导通，一部分静电通过所述第一触发MOS管释放，而且随着静电的释放所述静电释放电流流经所述可控硅结构，能够对所述可控硅结构进行充电，从而使所述可控硅结构触发，从而降低了所述静电保护器件的触发电压。
- 静电放电ESD保护器件以及保护电路的方法-201610626293.3
- 周飞 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2016-08-02 - 2019-12-03 - H01L23/60
- 本发明公开了一种静电放电ESD保护器件以及保护电路的方法，涉及半导体技术领域。该ESD保护器件包括：半导体衬底；位于所述半导体衬底上的半导体鳍片，所述半导体鳍片包括：第一区域、第一掺杂区和第二掺杂区，其中所述第一掺杂区和所述第二掺杂区分别与所述第一区域邻接且互相间隔开；以及在所述半导体鳍片上的栅极结构；其中，所述栅极结构与所述第一掺杂区电连接至相同电位。本发明实现了将栅极结构与第一掺杂区电连接至相同电位。进一步地，本发明可以减小ESD保护器件性能下降的可能性。
- 半导体静电放电保护元件-201510156061.1
- 黄崇佑;苏冠丞;唐天浩;张秉真 - 联华电子股份有限公司
- 2015-04-03 - 2019-11-19 - H01L23/60
- 本发明公开一种半导体静电放电保护元件，包含有一基底、一设置于该基底上的栅极组、分别设置于该栅极组两侧的该基底内的一源极区域与一漏极区域、至少一设置于该漏极区域内的第一掺杂区域、以及至少一设置于该基底内的第二掺杂区域。该源极区域与该漏极区域包含有一第一导电型态，而该第一掺杂区域与该第二掺杂区域则包含有一第二导电型态，且该第二导电型态与该第一导电型态互补。该第二掺杂区域与该第一掺杂区域彼此电连接。
- 芯片封装结构及其制造方法-201810908711.7
- 游政煌;王泰瑞;冯捷威;郑惟元 - 财团法人工业技术研究院
- 2018-08-10 - 2019-11-15 - H01L23/60
- 本发明公开一种芯片封装结构及其制造方法，所述芯片封装结构包括重分布线路结构层、至少一芯片及封装胶体。重分布线路结构层包括至少一重分布线路、电连接重分布线路的至少一晶体管以及电连接重分布线路与晶体管的多个导电通孔。芯片设置于重分布线路结构层上，且与重分布线路结构层电连接。封装胶体设置于重分布线路结构层上，且至少包覆芯片。另提供一种芯片封装结构的制造方法。
- 半导体静电防护结构-201910795016.9
- 贺庆华;尹苏兵 - 业成科技(成都)有限公司;业成光电(深圳)有限公司;英特盛科技股份有限公司
- 2019-08-27 - 2019-11-15 - H01L23/60
- 本发明为一种半导体静电防护结构，包括至少一裸片单元，裸片单元系由裸芯片切裂形成，裸片单元包括断裂的至少一第一讯号线，以及至少一第二讯号线，第二讯号线连接一控制装置，以接收控制装置的控制，裸片单元的第一讯号线上则设有至少一导电元件，以连接第一讯号线以及控制装置之接地端，令第一讯号线接地。本发明可防止第一讯号线产生静电，能有效避免漏电、线路烧坏或线路短路等情形，可提升产品的良率。
- 专利分类
