[发明专利]集成背侧电源网格的半导体装置及其相关的集成电路与制造方法在审
| 申请号： | 201910462226.6 | 申请日： | 2019-05-30 |
| 公开（公告）号： | CN110556362A | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | 陈志良;周雷峻;刘逸群;萧锦涛;杨惠婷;林威呈;刘俊宏;曾健庭;杨超源 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L27/088;H01L21/8234 |
| 代理公司： | 11287 北京律盟知识产权代理有限责任公司 | 代理人： | 龚诗靖 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;TW |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明实施例涉及一种集成背侧电源网格的半导体装置及其相关的集成电路与制造方法，所述半导体装置包含衬底、介电区、多个导电区、第一导电轨及导电结构。所述介电区位于所述衬底上。所述多个导电区位于所述介电区上。所述第一导电轨位于所述介电区内，且电连接到所述多个导电区的第一导电区。所述导电结构经布置以穿透所述衬底且形成于所述第一导电轨下方。所述导电结构电连接到所述第一导电轨。 | ||
| 搜索关键词： | 导电轨 导电区 导电结构 介电区 衬底 半导体装置 电连接 电源网格 介电 集成电路 穿透 制造 | ||
【主权项】：
1.一种半导体装置，其包括：/n衬底；/n介电区，其位于所述衬底上；/n多个导电区，其位于所述介电区上；/n第一导电轨，其位于所述介电区内，所述第一导电轨电连接到所述多个导电区的第一导电区；及/n导电结构，其穿透所述衬底且形成于所述第一导电轨下方，所述导电结构电连接到所述第一导电轨。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910462226.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置
- 下一篇：薄膜型封装和具有薄膜型封装的显示装置
- 同类专利
- 高密度SOI封装基板及其制备方法-201611015068.2
- 马盛林;金仲和;任奎丽;金玉丰;王志平;王春波;时广轶 - 浙江大学;宁波麦思电子科技有限公司
- 2016-11-18 - 2020-02-14 - H01L23/538
- 本发明公开了一种高密度SOI封装基板，包括SOI衬底基板和SiO
- 用于多裸片封装中通信的方法和电路-201580078593.6
- J·卡普;V·奇里弗 - 赛灵思公司
- 2015-10-12 - 2020-02-14 - H01L23/538
- 各种实施例涉及用于多裸片集成电路(IC)封装上的裸片间通信的电路和方法。根据实施例，IC封装(200,400)包括具有多个通信电路的第一半导体裸片(208,400)，通信电路用于在封装的相应数据端子(218)上传送数据。封装还包括具有N个触点(140,206)的第二半导体裸片(102,410)，触点用于将数据传入和传出半导体裸片。第二半导体裸片(102,410)包括可编程逻辑电路(110,412)，其被配置为与封装的一个或多个其它半导体裸片通信M个并行数据信号，其中M>N。第二半导体裸片还包括多个串行器电路(130,414)，每个串行器电路被配置为串行化来自多个M条信号线(120,416)的相应子集的数据，以生成串行数据并将所述串行数据提供给触点(140,206)中相应的一个触点。
- 半导体电路与超导电路单片集成的复合芯片及其制作方法-201911012066.1
- 陈晓杰;董业民;单毅;刘艳;龚正辉 - 中国科学院上海微系统与信息技术研究所
- 2019-10-23 - 2020-02-11 - H01L23/538
- 本发明提供一种半导体电路与超导电路单片集成的复合芯片，用于与一外围系统相连，包括自下而上依次堆叠的衬底、半导体电路、隔离层和超导电路，超导电路和所述半导体电路的外露的部分上均覆盖有一钝化层，所述半导体电路和所述超导电路之间通过片内互连节点相连。本发明的半导体电路与超导电路复合芯片实现了半导体电路与超导电路的单片集成，可以兼具半导体集成电路的高密度大容量和超导集成电路的高速低能耗的优点，并提升了超导电路和半导体电路协同工作的稳定性及可靠性。
- 功率模块封装结构-201610463334.1
- 纪伟豪;廖学国 - 台达电子工业股份有限公司
- 2016-06-23 - 2020-02-07 - H01L23/538
- 一种功率模块封装结构，该功率模块包含：基板，具有第一导电区、第二导电区、第三导电区、第一固接区以及第二固接区，该第一导电区、该第二导电区、该第三导电区电性连结第一端子、第二端子及第三端子，以该第一固接区以及该第二固接区电性连结第一开关组及第二开关组，以达彼此之间的相互平行排列。以该第一端子为电流输入端，该第二端子为中继端，该第三端子为电流输出端。当电流由该电流输入端流至该中继端，或由该中继端流至该电流输出端时，该电流呈一直线路径，以缩小该功率模块电流回路的交越面积，并降低回路漏感。
- 半导体结构及其制造方法-201610260924.4
- 赖国智;许家彰;何念葶;张净云;陈彦臻;周仕旻;张云慈;吕泱儒;萧伟铭;陈威宁 - 联华电子股份有限公司
- 2016-04-25 - 2020-02-07 - H01L23/538
- 本发明公开一种半导体结构及其制造方法。半导体结构包括第一线路层、第二线路层和过孔层。第一线路层包括第一导电特征物。第二线路层设置在第一线路层上。第二线路层包括第二导电特征物和第三导电特征物。过孔层设置在第一线路层和第二线路层之间。过孔层包括连接第一导电特征物和第二导电特征物的过孔。存在有位于第一导电特征物和第二导电特征物之间的第一气隙。存在有位于第二导电特征物和第三导电特征物之间的第二气隙。第一气隙和第二气隙相连。
- 半导体结构-201910640542.8
- 张丰愿;刘钦洲;钱清河;黄博祥;诺·穆罕默德·艾杜维蒂尔 - 台湾积体电路制造股份有限公司
- 2019-07-16 - 2020-01-24 - H01L23/538
- 本揭露的一些实施方式说明一种半导体结构。半导体结构包括第一晶片，第一晶片具有第一导线与形成在第一导线上的第一导电岛。第一晶片还包括第一复数通孔，第一复数通孔形成在第一导电岛中，且电性耦接至第一导线。半导体结构还包括接合至第一晶片的第二晶片，其中第二晶片包括第二导线与形成在第二导线上的第二导电岛。第二晶片还包括第二复数通孔，第二复数通孔形成在第二导电岛中，且电性耦接至第二导线。
- 半导体结构-201921124983.4
- 吴公一;陈龙阳 - 长鑫存储技术有限公司
- 2019-07-17 - 2020-01-24 - H01L23/538
- 本实用新型涉及半导体制造技术领域，尤其涉及一种半导体结构。所述半导体结构包括：衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；节点接触层，位于所述接触窗口内，所述节点接触层的顶部具有凹陷；接触插塞，与所述节点接触层连接。本实用新型减小了节点接触层与接触插塞之间的接触电阻，改善了半导体结构的性能以及产品良率。
- 被金属覆盖层覆盖的钴互连-201710421711.X
- 张洵渊;法兰克·W·蒙特 - 格罗方德半导体公司
- 2017-06-07 - 2020-01-21 - H01L23/538
- 本发明涉及被金属覆盖层覆盖的钴互连，揭示芯片的互连以及形成此类互连的方法。在介电层中形成开口并在该开口中形成接触。在该接触的顶部表面上形成金属覆盖层。该接触由钴组成，且该金属覆盖层覆盖该接触的该顶部表面。
- 保险丝保护的瞬态电压抑制器-201711088664.8
- 陈国瑞;俞东 - 电安科技(嘉兴)有限公司
- 2017-11-08 - 2020-01-10 - H01L23/538
- 本发明提供了一种保险丝保护的瞬态电压抑制器，包括由下至上依次封装于绝缘的封装材料中的第一金属引线、半导体材料、保险丝及第二金属引线。本发明将保险丝集成到瞬态电压抑制器中，构成具有保险丝保护的瞬态电压抑制器，一旦电路发生过电流事件，保险丝将断开，切断电流，起到防止瞬态电压抑制器过热受损的作用，从而更好地保护电路中的上下游装置和设备；同时，保险丝通过封装方式与瞬态电压抑制器的其他部件封装在一起，无需另外串联保险丝，大大节省了电路板的占用空间，不会造成空间布局受限或更改等问题。
- 具有再分配层的半导体封装件-201910163905.3
- 池永根;金一焕;姜芸炳 - 三星电子株式会社
- 2019-03-05 - 2020-01-07 - H01L23/538
- 半导体封装件包括硅衬底，其包括腔体和与腔体间隔开的多个通孔；第一半导体芯片，其位于所述腔体中；多个导电过孔，其位于所述多个通孔中；第一再分配层，其位于所述硅衬底上并且连接到所述第一半导体芯片和所述导电过孔；以及第二再分配层，其位于所述硅衬底下方，并且连接至所述第一半导体芯片和所述多个导电过孔。
- 用于电连接堆叠式晶体管的源极/漏极区域的互连技术-201910457257.2
- A·D·利拉克;G·杜威;C-Y·黄;C·杰泽斯基;E·曼内巴赫;R·梅汉德鲁;P·莫罗;A·S·默西;A·潘;W·拉赫马迪 - 英特尔公司
- 2019-05-29 - 2020-01-07 - H01L23/538
- 堆叠式晶体管结构在上晶体管和下晶体管的源极/漏极区域之间具有导电互连。在一些实施例中，互连至少部分地由沉积在上晶体管的源极/漏极区域中的高掺杂外延材料提供。在这种情况下，从上晶体管的沟道区域的半导体材料的暴露部分或与上晶体管的沟道区域相邻的半导体材料的暴露部分施加外延材料，并且该外延材料向下延伸到凹陷部中，该凹陷部暴露下晶体管的源极/漏极接触部结构。外延源极/漏极材料直接接触下晶体管的源极/漏极接触部结构，以提供互连。在其他实施例中，仍然从沟道区域的暴露半导体材料或邻近沟道区域的暴露半导体材料施加外延材料且该外延材料向下延伸到凹陷部中，但无需接触下接触部结构。相反，含金属的接触部结构穿过上源极/漏极区域的外延材料并接触下晶体管的源极/漏极接触部结构。
- 三维集成电路结构-201811093086.1
- 陈宪伟;杨庆荣;陈明发 - 台湾积体电路制造股份有限公司
- 2018-09-19 - 2020-01-03 - H01L23/538
- 一种三维集成电路结构，包括管芯堆叠结构、金属电路结构及保护结构。管芯堆叠结构包括面对面接合在一起的第一管芯与第二管芯。金属电路结构设置在第二管芯的后侧之上。保护结构设置在第二管芯的后侧内且分隔第二管芯的多个衬底穿孔中的一者与金属电路结构。
- 半导体结构-201920441781.6
- 吴秉桓;刘杰 - 长鑫存储技术有限公司
- 2019-04-02 - 2020-01-03 - H01L23/538
- 本实用新型实施例涉及一种半导体结构，包括：半导体单元，所述半导体单元包括至少一片晶圆或者芯片；位于所述半导体单元内且沿第一方向排列的第一TSV结构以及第二TSV结构，所述第一TSV结构与所述第二TSV结构均沿第二方向延伸，所述第二方向与所述第一方向不同，且在沿所述第二方向上，所述第一TSV结构的长度与所述第二TSV结构的长度不同。本实用新型提供一种结构性能优越的半导体结构。
- 一种超薄扇出型封装结构及其制作方法-201910807724.X
- 李恒甫;曹立强 - 上海先方半导体有限公司
- 2019-08-29 - 2019-12-31 - H01L23/538
- 本申请提供一种超薄扇出型封装结构及其制作方法。上述超薄扇出型封装结构包括：背面相互贴合的第一芯片和第二芯片，所述第一芯片背面的衬底经过减薄处理；塑封体，所述塑封体包封所述第一芯片和所述第二芯片；重布线结构，设置在所述塑封体靠近所述第一芯片的一侧，所述重布线结构分别与所述第一芯片和第二芯片电连接。本申请提供的超薄扇出型封装结构，通过将第一芯片、第二芯片背面相互贴合，并至少对第一芯片背面的衬底进行减薄处理，通过塑封体包封第一芯片和第二芯片，且与重布线结构连接，大大减小了封装结构整体的厚度，实现了高密度的超薄扇出型封装，有利于尺寸更小的电子产品的加工与生产。
- 半导体装置中的侧壁桥互连体-201510705713.2
- 吴杰飞;钱开友;邱进添;李明;郑帅;李想;张雪垠 - 晟碟信息科技(上海)有限公司;晟碟半导体(上海)有限公司
- 2015-10-27 - 2019-12-31 - H01L23/538
- 公开了一种半导体装置，以及其制造方法。半导体装置包括堆叠在一起的多个半导体裸芯，堆叠体具有至少一个侧壁，来自多个半导体裸芯的电触头在侧壁处暴露。桥导电图案被形成在侧壁上，在侧壁处与电触头电互连。桥导电图案被形成在被移除的绝缘层上。因此，导电图案的至少部分与所述侧壁间隔开。
- 具有堆叠半导体管芯的半导体器件结构-201611193565.1
- 高敏峰;杨敦年;刘人诚;黄薰莹 - 台湾积体电路制造股份有限公司
- 2016-12-21 - 2019-12-27 - H01L23/538
- 本发明实施例提供了一种半导体器件结构，半导体器件结构包括第一半导体管芯和第二半导体管芯。半导体器件结构还包括位于第一半导体管芯和第二半导体管芯之间的钝化层，以及钝化层直接接合至第二半导体管芯的第二层间介电层。半导体器件结构还包括位于通穴中并且直接接合至第二半导体管芯的第二导电线的导电部件。半导体器件结构还包括位于导电部件和钝化层之间的第二阻挡层，第二阻挡层覆盖导电部件的侧壁和导电部件的靠近第一半导体管芯的表面。本发明实施例涉及具有堆叠半导体管芯的半导体器件结构。
- 半导体器件、半导体封装件和制造半导体器件的方法-201910504531.7
- 洪义官;金泰成 - 三星电子株式会社
- 2019-06-12 - 2019-12-24 - H01L23/538
- 提供了一种半导体器件、一种半导体封装件和一种制造半导体器件的方法。所述半导体器件包括：第一结构，所述第一结构包括第一导电图案，所述第一导电图案在所述第一结构的上部被暴露；模制层，所述模制层覆盖所述第一导电图案；第二结构，所述第二结构位于所述模制层上；以及贯穿通路，所述贯穿通路穿过所述第二结构和所述模制层，所述贯穿通路电连接到所述第一导电图案，所述贯穿通路包括位于所述第二结构中的第一通路部分和位于所述模制层中的第二通路部分，所述第二通路部分连接到所述第一通路部分，所述第二通路部分的上部具有第一宽度，所述第二通路部分的中间部分具有大于所述第一宽度的第二宽度。
- 具有不同电荷密度的交替垂直堆叠层结构的元件载体-201510726722.X
- 米卡埃尔·图奥米宁 - 奥特斯(中国)有限公司
- 2015-10-30 - 2019-12-20 - H01L23/538
- 本发明公开了一种元件载体(100)，涉及一种具有不同电荷密度的交替垂直堆叠层结构的元件载体，其包括多个低密度层结构(120)和多个高密度层结构(110)，多个高密度层结构(110)比多个低密度层结构具有更高的导电结构(131、132、171、172)的密度，其中，低密度层结构(120)和高密度层结构(110)交替垂直堆叠。
- 功率芯片-201610738910.9
- 陈燕;辛晓妮;梁乐;洪守玉;曾剑鸿 - 台达电子企业管理(上海)有限公司
- 2016-08-26 - 2019-12-17 - H01L23/538
- 本发明公开了一种功率芯片，该功率芯片包括：第一功率开关，形成于晶片区域，每个第一功率开关具有第一金属电极和第二金属电极；第二功率开关，形成于晶片区域，每个第二功率开关具有第三金属电极和第四金属电极，其中第一功率开关和第二功率开关分别构成桥式电路的上桥臂和下桥臂，所述上桥臂和所述下桥臂的至少其中之一桥臂包括两个或两个以上的功率开关且彼此并联连接，且第一功率开关和第二功率开关沿至少一个维度方向交错设置；金属区，至少包括依次堆叠的第一金属层、第二金属层和第三金属层，每个金属层均包括第一条状电极、第二条状电极和第三条状电极，相邻两金属层中的电压电位相同的条状电极电性耦接。
- 半导体结构-201920148614.2
- 周祖源;赵强;吴政达;林正忠 - 中芯长电半导体(江阴)有限公司
- 2019-01-28 - 2019-12-17 - H01L23/538
- 本实用新型提供一种半导体结构，半导体结构包括基底及位于基底上表面的重新布线层；重新布线层包括介质层，介质层中包括贯穿介质层的第一通孔及位于第一通孔的上方的第二通孔，其中，部分第二通孔与第一通孔相贯通，且相贯通的第二通孔宽度大于第一通孔的宽度；金属种子层，金属种子层覆盖第一通孔及第二通孔的底部及侧壁；金属层，金属层填满第一通孔及第二通孔。本实用新型通过填满第一通孔及第二通孔的金属层，获得具有水平面的重新布线层，制备工艺简单、成本低，可提高重新布线层的平坦度，避免在形成的重新布线层中产生凹槽，有利于后续制程工艺，并降低多层叠加的工艺风险，进一步降低工艺难度及成本。
- 半导体装置-201910119085.8
- 全辉璨;洪瑟气;金贤洙;李相炫 - 三星电子株式会社
- 2019-02-18 - 2019-12-10 - H01L23/538
- 提供了一种半导体装置。所述半导体装置可以包括：多个有源图案和多个栅极结构，位于基底上；第一绝缘中间层，覆盖有源图案和栅极结构；多个第一接触插塞，延伸穿过第一绝缘中间层；多个第二接触插塞，延伸穿过第一绝缘中间层；以及第一连接图案，与从第一接触插塞和第二接触插塞中选择的至少一个接触插塞的侧壁直接接触。每个栅极结构可以包括栅极绝缘层、栅电极和覆盖图案。每个第一接触插塞可以与和栅极结构相邻的有源图案接触。每个第二接触插塞可以与栅极结构中的栅电极接触。第一连接图案的上表面可以与第一接触插塞的上表面和第二接触插塞的上表面基本共面。
- 集成背侧电源网格的半导体装置及其相关的集成电路与制造方法-201910462226.6
- 陈志良;周雷峻;刘逸群;萧锦涛;杨惠婷;林威呈;刘俊宏;曾健庭;杨超源 - 台湾积体电路制造股份有限公司
- 2019-05-30 - 2019-12-10 - H01L23/538
- 本发明实施例涉及一种集成背侧电源网格的半导体装置及其相关的集成电路与制造方法，所述半导体装置包含衬底、介电区、多个导电区、第一导电轨及导电结构。所述介电区位于所述衬底上。所述多个导电区位于所述介电区上。所述第一导电轨位于所述介电区内，且电连接到所述多个导电区的第一导电区。所述导电结构经布置以穿透所述衬底且形成于所述第一导电轨下方。所述导电结构电连接到所述第一导电轨。
- 半导体装置及其制造方法-201910131043.6
- 箭内良广 - 东芝存储器株式会社
- 2019-02-20 - 2019-11-22 - H01L23/538
- 本发明涉及半导体装置及其制造方法。半导体装置具备衬底、以及积层在衬底上方的多个导电层及多个绝缘层。包含多个导电层及多个绝缘层的积层构造的端部具有将导电层设为各级的踏面的阶梯构造。阶梯构造具有各级的立板相互相向的第1阶差部与第2阶差部的阶差对。多个阶差对在阶梯构造中呈阶梯状设置在不同高度。多个第1接触插塞设置在第1阶差部的各级的踏面上。第2接触插塞以如下方式设置：在阶差对的第1阶差部与第2阶差部之间的中间区域或第2阶差部的至少一者，在积层构造内沿导电层及绝缘层的积层方向延伸。CMOS电路设置在积层构造的下方，且与第2接触插塞电连接。第2接触插塞设置在未设有第1接触插塞的中间区域或第2阶差部的至少一者。
- 基于织物的物品、织物和电介质材料股线-201821583658.X
- S·J·科阿霆;D·D·萨夏恩;B·J·格瑞纳 - 苹果公司
- 2018-09-28 - 2019-11-19 - H01L23/538
- 本实用新型题为“基于织物的物品、织物和电介质材料股线”。本实用新型公开一种基于织物的物品，该基于织物的物品可包括由具有嵌入电路的交织的材料股线形成的织物。材料股线可由电介质材料诸如聚合物形成。材料股线可由聚合物股线材料或其它材料的接合区段形成。每个接合区段可包含潜在地不同的电路。一些接合区段可包括一根或多根导线。导线可沿着接合区段的长度彼此平行地延伸以形成电路互连件。导线可接合到集成电路上的接触焊盘和由半导体模片形成的其它嵌入部件。由嵌入在织物中的材料股线中的集成电路形成的控制电路和其它控制电路可用于控制嵌入在织物中的电路。
- 一种新型射频传输结构-201910677874.3
- 胡柳林;何舒玮;陈依军;卢朝保;吴晓东;马盛林;侯杰;周鹏;周文瑾;王兵;李强斌;肖龙 - 成都嘉纳海威科技有限责任公司
- 2019-07-25 - 2019-11-15 - H01L23/538
- 本发明公开了一种新型射频传输结构，包括硅基板及设置于硅基板上射频信号传输硅通孔TSV和若干个接地硅通孔TSV；射频信号传输硅通孔TSV设置于由接地硅通孔TSV围成的圆形中心，与其形成类同轴结构；射频信号传输硅通孔TSV的孔内直径大于接地硅通孔TSV的孔内直径。本发明中的射频传输结构通过小尺寸高深径比TSV与传统孔径的中空结构TSV相结合的方式，在实现垂直贯穿微电子芯片体内的电互连通路，支持芯片级三维层叠集成与封装的同时，进一步缩小封装尺寸，解决高频传输性能不佳，传统的TSV应力较大的缺点，实现高可靠性、低损耗的射频垂直互联结构。
- 专利分类
