“P·莫罗”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果60个，建议您升级VIP下载更多相关专利

[发明专利]用于显露集成电路器件的背侧和相关配置的技术-CN201580082611.8有效
发明人： I-S·孙;C·T·卡弗;P·B·菲舍尔;P·莫罗;K·俊 -专利权人：英特尔公司
申请日： 2015-09-24 - 公布日： 2023-10-10 - 主分类号： H01L21/304 文献下载
摘要：本公开的实施例描述用于显露集成电路(IC)器件的背侧和相关配置的技术。IC器件可以包括在半导体衬底(例如硅衬底)上形成的多个鳍状物，且隔离氧化物可以沿着IC器件的背侧设置在鳍状物之间。半导体衬底的一部分可以被去除以留下剩余部分。可以通过机械研磨去除半导体衬底的第一部分。可以通过湿法蚀刻去除半导体衬底的第二部分以留下剩余部分。可以通过使用选择性浆料的化学机械平坦化(CMP)来去除半导体衬底的剩余部分以显露IC器件的背侧。可以描述和/或主张其它实施例。
用于显露集成电路器件相关配置技术

[发明专利]用于3D堆叠器件的密度改善的倒置阶梯触点-CN201680088898.X有效
发明人： A·利拉科;P·莫罗;R·米恩德鲁 -专利权人：英特尔公司
申请日： 2016-09-29 - 公布日： 2023-08-04 - 主分类号： H01L27/06 文献下载
摘要：一种半导体堆叠器件，包括通过第一多个电介质层彼此分开的第一多个器件层，耦合到第一多个器件层中的器件层的触点部分的第一导电过孔，通过第二多个电介质层彼此分开的第二多个器件层，耦合到第二多个器件层中的器件层的触点部分的第二导电过孔。第一导电过孔延伸到半导体堆叠器件的正面，第二导电过孔延伸到半导体堆叠器件的背面。第一多个器件层在第一方向上形成阶梯图案，第二多个器件层在从第一方向反转的第二方向上形成阶梯图案。
用于堆叠器件密度改善倒置阶梯触点

[发明专利]包括充气轮胎的安装组件-CN202180068638.7在审
发明人： S·迪舍曼;B·吉马尔;P·莫罗 -专利权人：米其林集团总公司
申请日： 2021-10-07 - 公布日： 2023-07-21 - 主分类号： B60C9/18 文献下载
摘要：安装组件(10)包括用于客运车辆的充气轮胎(11)，轮胎包括轴向最窄的工作层(26)，所述轴向最窄的工作层(26)具有以mm表示的轴向宽度T2。所述安装组件(10)包括安装支撑件(100)，所述安装支撑件(100)包括轮辋(200)，所述轮辋(200)具有根据ETRTO 2019标准手册以mm表示的轮辋宽度A。所述充气轮胎(11)具有的负荷指数LI满足LI≥LI’+1，其中LI’是根据ETRTO 2019标准手册具有相同尺寸的超负荷轮胎的负荷指数。比值T2/A满足T2/A≤1.00。
包括充气轮胎安装组件

[发明专利]正面和背面外延触点-CN202211458407.X在审
发明人： G·杜威;C-Y·黄;N·K·托马斯;M·拉多萨夫列维奇;P·莫罗;A·阿格拉瓦尔;W·拉赫马迪;S·H·宋;C·M·诺伊曼 -专利权人：英特尔公司
申请日： 2022-11-17 - 公布日： 2023-06-23 - 主分类号： H01L27/088 文献下载
摘要：本文提供了用于在堆叠晶体管配置的外延区域中形成具有正面和背面触点的半导体设备的技术。在一个示例中，n沟道设备和p沟道设备都可以是GAA晶体管，其中n沟道设备垂直位于p沟道设备上方(反之亦然)。源极或漏极区域与n沟道设备和p沟道设备的两端相邻。可以穿过堆叠的源极或漏极区域从集成电路的正面和背面形成深且窄的触点。触点可以彼此物理接触以形成延伸穿过整个堆叠的源极或漏极区域的组合触点。与先前的触点架构相比，提供给源极或漏极区域两者的较高接触面积提供了具有较低接触电阻的更稳健的欧姆接触。
正面背面外延触点

[发明专利]包括两个胎体层的轮胎-CN202180068281.2在审
发明人： S·迪舍曼;B·吉马尔;P·莫罗 -专利权人：米其林集团总公司
申请日： 2021-10-07 - 公布日： 2023-06-23 - 主分类号： B60C9/18 文献下载
摘要：用于客运车辆的轮胎(11)包括胎冠(12)、两个胎圈(32)、两个胎侧(30)以及锚固在每个胎圈(32)中的胎体增强件(34)，两个胎侧(30)分别将每个胎圈(32)连接至胎冠(12)。轮胎(11)的负荷指数LI满足LI≥LI'+1，LI'为根据2019ETRTO标准手册的具有相同尺寸的超负荷轮胎的负荷指数。轮胎(11)的胎侧高度H限定为H＝SW x AR/100并且满足H≥95，其中SW为轮胎的根据2019ETRTO标准手册的标称截面宽度并且AR为标称高宽比。胎体增强件(34)包括两个胎体层(36、37)。
包括两个胎体层轮胎

[发明专利]用于堆叠晶体管的环绕式接触部-CN202211440450.3在审
发明人： C-Y·黄;P·莫罗;G·杜威;W·拉赫马迪;N·K·托马斯;M·拉多萨夫列维奇;J·T·卡瓦列罗斯 -专利权人：英特尔公司
申请日： 2022-11-17 - 公布日： 2023-06-23 - 主分类号： H01L27/088 文献下载
摘要：一种在堆叠晶体管架构中形成环绕式接触部的技术。示例包括第一源极或漏极区域以及与第一源极或漏极区域隔开并在第一源极或漏极区域之上的第二源极或漏极区域。导电接触部在第二源极或漏极区域的顶部表面上并且向下延伸到第二源极或漏极区域的一个或多个侧表面，使得导电接触部与第二源极或漏极区域的底部表面横向相邻。在一些情况下，导电接触部还在第一源极或漏极区域的顶部表面上，和/或向下延伸到第一源极或漏极区域的侧表面。在一些情况下，第二导电接触部在第一源极或漏极区域的底部表面上，并且可以向上延伸到第一源极或漏极区域的侧表面。
用于堆叠晶体管环绕接触

[发明专利]包括单个胎体层的轮胎-CN202180062563.1在审
发明人： S·迪舍曼;B·吉马尔;P·莫罗 -专利权人：米其林集团总公司
申请日： 2021-10-07 - 公布日： 2023-05-26 - 主分类号： B60C9/08 文献下载
摘要：用于客运车辆的充气轮胎(11)包括胎冠(12)、两个胎圈(32)、两个胎侧(30)以及锚固在每个胎圈(32)中的胎体增强件(34)，每个胎侧将每个胎圈(32)连接至胎冠(12)。充气轮胎(11)的负荷指数LI满足LI≥LI'+1，LI'为根据ETRTO标准手册(2019年)的具有相同尺寸的超负荷轮胎的负荷指数。充气轮胎(11)的胎侧高度H限定为H＝SW x AR/100并且满足H95，其中SW为轮胎的根据ETRTO标准手册(2019年)的标称横截面宽度并且AR为标称高宽比。胎体增强件(34)包括单个胎体层(36)。
包括单个胎体层轮胎

[发明专利]堆叠晶体管技术中的横向二极管-CN202211004282.3在审
发明人： N·A·汤森;A·卡;B·奥尔;K·C·科卢鲁;N·D·杰克;P·莫罗;黃政颖;C·C·郭 -专利权人：英特尔公司
申请日： 2022-08-22 - 公布日： 2023-04-04 - 主分类号： H01L27/06 文献下载
摘要：包括横向二极管的集成电路。在一个示例中，二极管被形成为具有横向相邻的源极和漏极区（扩散区），其被配置成具有不同极性外延生长（例如，p型和n型），以提供二极管的阳极和阴极。在一些这样的情况下，可以在沟道区中使用掺杂剂以产生或以其他方式增强扩散区和沟道区的半导体材料之间的PN或PIN结。沟道区可以是例如在相反掺杂的扩散区之间延伸的一个或多个纳米带或其他这样的半导体本体。在一些情况下，构成沟道区的纳米带保持未分离，从而保留二极管电流可以流过的更大的体积。其他特征包括跳过外延区、延长栅极结构、使用隔离结构代替栅极结构、和/或作为基于沟道的传导路径的补充或替选的子鳍片传导路径。
堆叠晶体管技术中的横向二极管

[发明专利]用于堆叠晶体管架构的经由选择性电介质沉积结构的栅极对栅极隔离-CN202210877721.5在审
发明人： W·拉赫马迪;S·纳斯卡尔;C-Y·黄;G·杜威;M·拉多萨夫列维奇;N·K·托马斯;P·莫罗;U·阿兰 -专利权人：英特尔公司
申请日： 2022-07-25 - 公布日： 2023-03-03 - 主分类号： H01L29/423 文献下载
摘要：公开了一种具有堆叠晶体管架构的集成电路结构，其包括第一半导体主体(例如，一组的一个或多个纳米带)和位于第一半导体主体上方的第二半导体主体(例如，一组的一个或多个纳米带)。第一和第二半导体主体是同一鳍状物结构的部分。第一半导体主体的上表面与第二半导体主体的下表面之间的距离为60nm或更小。第一栅极结构位于第一半导体主体上，并且第二栅极结构位于第二半导体主体上。包括电介质材料的隔离结构位于所述的第一和第二栅极结构之间，并且位于第一栅极结构的顶表面上并与之共形。此外，第二栅极结构的底表面位于该隔离结构的相对平直的顶表面上。
用于堆叠晶体管架构经由选择性电介质沉积结构栅极隔离

[发明专利]为动态随机存取存储器单元提供电容的方法、器件和系统-CN201580082567.0有效
发明人： A·利拉科;P·莫罗;R·米恩德鲁;D·W·纳尔逊;S·M·塞亚 -专利权人：英特尔公司
申请日： 2015-09-25 - 公布日： 2023-01-06 - 主分类号： H10B12/00 文献下载
摘要：公开了为集成电路的存储器单元提供电容的技术和机制。在实施例中，存储器单元的晶体管包括以各种方式形成在半导体衬底的第一侧中或上的结构。在处理以形成晶体管结构之后，执行减薄以暴露半导体衬底的第二侧，第二侧与第一侧相对。随后执行半导体衬底的暴露第二侧中或上的处理以在半导体衬底中形成延伸以耦合到晶体管结构之一的电容器。在另一个实施例中，电容器被耦合以基于激活晶体管沟道来累积电荷。电容器还被耦合以从存储器单元经由第二侧发送电荷。
动态随机存取存储器单元提供电容方法器件系统

[发明专利]用于具有双侧金属化的半导体器件的背侧接触电阻减小-CN201680086318.3有效
发明人： G·A·格拉斯;A·S·默西;K·贾姆布纳坦;C·S·莫哈帕特拉;M·J·科布林斯基;P·莫罗 -专利权人：英特尔公司
申请日： 2016-07-01 - 公布日： 2022-09-13 - 主分类号： H01L29/78 文献下载
摘要：公开了用于具有双侧金属化(MOBS)的半导体器件的背侧接触电阻减小的技术。在一些实施例中，本文描述的技术提供了恢复在制作背侧接触时本来存在的低接触电阻的方法，由此减少或消除了劣化晶体管性能的寄生外部电阻。在一些实施例中，该技术包括增加在背侧接触沟槽中外延沉积非常高掺杂的晶体半导体材料，以提供增强的欧姆接触性质。在一些情况下，可以(在前侧处理期间)在转移晶片上形成的一个或多个晶体管的替换S/D区下方形成背侧源极/漏极(S/D)蚀刻停止层，从而在形成背侧接触沟槽时，背侧S/D蚀刻停止层可以帮助在消耗掉S/D材料的部分或全部之前停止背侧接触蚀刻工艺。可以描述和/或公开其它实施例。
用于具有金属化半导体器件接触电阻减小

[发明专利]用于两侧金属化的半导体器件的背面源极/漏极替换-CN201680088794.9有效
发明人： G·A·格拉斯;K·贾姆布纳坦;A·S·默西;C·S·莫哈帕特拉;P·莫罗;M·J·科布林斯基 -专利权人：英特尔公司
申请日： 2016-09-30 - 公布日： 2022-08-30 - 主分类号： H01L29/78 文献下载
摘要：公开了用于两侧金属化(MOBS)的半导体器件的背面源极/漏极(S/D)替换的技术。本文描述的技术提供了方法来恢复或以其他方式促成低接触电阻，从而减小或消除使晶体管性能降低的寄生外部电阻。在一些情况下，所述技术包括：在包括一个或多个晶体管器件的器件层的正面处理期间形成牺牲S/D材料和种子层。然后可以将器件层反转并结合到主晶圆。然后可以通过研磨、蚀刻和/或CMP工艺执行器件层的背面露出。然后可以使用种子层作为蚀刻停止部且通过背面S/D接触沟槽去除牺牲S/D材料，随后形成从种子层生长的相对高掺杂的最终S/D材料，以提供增强的欧姆接触属性。可以描述和/或公开了其他实施例。
用于两侧金属化半导体器件背面替换

[发明专利]用于器件两侧的金属的背面触点结构和制造-CN201580082573.6有效
发明人： P·莫罗;R·米恩德鲁;A·D·利拉科;K·俊 -专利权人：英特尔公司
申请日： 2015-09-25 - 公布日： 2022-04-29 - 主分类号： H01L29/78 文献下载
摘要：一种装置包括：电路结构，所述电路结构包括器件层，所述器件层包括多个器件，并包括第一侧和相对的第二侧；以及金属互连，所述金属互连从所述器件层的第二侧耦合到所述多个器件中的至少一个。一种方法包括：形成晶体管器件，所述晶体管器件包括位于源极区和漏极区之间的沟道以及在沟道上的限定器件的第一侧的栅电极；以及形成从所述器件的第二侧到所述源极区和所述漏极区中的一个的互连。
用于器件两侧金属背面触点结构制造

[发明专利]使用具有交替的导电线的库单元的集成电路布局-CN201580080324.3有效
发明人： D·W·纳尔逊;P·莫罗;S·M·伯恩斯 -专利权人：英特尔公司
申请日： 2015-06-24 - 公布日： 2022-04-12 - 主分类号： H01L27/02 文献下载
摘要：描述了使用具有交替导电线的库单元的集成电路布局。一个实施例包括第一单元和第二单元，第二单元与第一单元相邻。第一单元具有第一多个导电线，第一多个导电线的第一部分具有离第二单元有第一距离的线端部。第二单元具有第二多个导电线，导电线平行于第一单元中的导电线并与第一单元中的导电线对准，第二多个导电线的第二部分具有离第一单元有第二距离的线端部。第一距离比第二距离短。
使用具有交替导电单元集成电路布局

[发明专利]堆叠叉片晶体管-CN202011536451.9在审
发明人：黄政颖;G·德维;A·范;N·K·托马斯;U·阿兰;成承训;C·M·诺伊曼;W·拉赫马迪;P·莫罗;H·J·刘;R·E·申克;M·拉多萨夫耶维奇;J·T·卡瓦莱罗斯;E·曼内巴赫 -专利权人：英特尔公司
申请日： 2020-12-23 - 公布日： 2021-12-28 - 主分类号： H01L27/088 文献下载
摘要：本文所公开的实施例包括堆叠叉片晶体管器件以及制作堆叠叉片晶体管器件的方法。在示例中，集成电路结构包括主干。第一晶体管器件包括与主干的边缘相邻的半导体沟道的第一竖直堆叠。第二晶体管器件包括与主干的边缘相邻的半导体沟道的第二竖直堆叠。在第一晶体管器件上堆叠第二晶体管器件。
堆叠晶体管

1
2
3
4
下一页»
尾页
共 60 条