“张洵渊”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果30个，建议您升级VIP下载更多相关专利

[发明专利]形成集成电路结构的方法及相关集成电路结构-CN201810431009.6有效
发明人：孙磊;王文辉;张洵渊;谢瑞龙;曾伽;朱雪莲;成敏圭;刘绍铭 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-05-08 - 公布日： 2023-08-08 - 主分类号： H01L21/027 文献下载
摘要：本发明涉及形成集成电路结构的方法及相关集成电路结构，一项态样是针对形成集成电路结构的方法。该方法可包括：提供位在半导体衬底上方的鳍片集合，该鳍片集合包括多个工作鳍片及多个虚设鳍片，该多个虚设鳍片包括离该多个工作鳍片中任一者在预定义距离内的第一虚设鳍片子集、及离该多个工作鳍片中任一者超出该预定义距离的第二虚设鳍片子集；通过极紫外线(EUV)微影技术将该第一虚设鳍片子集移除；以及将该第二虚设鳍片子集的至少一部分移除。
形成集成电路结构方法相关

[发明专利]基本规则区域中的完全对准的过孔-CN201810082869.3有效
发明人： N·V·利考西;张洵渊 -专利权人：格芯美国公司
申请日： 2018-01-29 - 公布日： 2023-05-30 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及基本规则区域中的完全对准的过孔。本公开涉及半导体结构，更特别地，涉及完全对准的过孔结构及其制造方法。该结构包括：在电介质材料中形成的多个最小基本规则导电结构，所述多个最小基本规则导电结构中的每一者包括在其中的凹陷的导电材料；在所述电介质材料中形成的至少一个导电结构，所述导电结构比所述多个最小基本规则导电结构宽；位于所述电介质层的表面上方的蚀刻停止层，所述电介质层具有开口以暴露所述至少一个导电结构的导电材料和选择的最小基本规则导电结构的所述凹陷的导电材料；以及上部导电材料，其通过所述蚀刻停止层的所述开口与所述至少一个导电结构和所述选择的最小基本规则导电结构完全对准并直接电接触。
基本规则区域中的完全对准

[发明专利]预间隔物自对准切口形成-CN201810347213.X有效
发明人： 张洵渊;赖史班 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-04-18 - 公布日： 2023-05-05 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种预间隔物自对准切口形成，其提供形成自对准切口的方法及形成有自对准切口的结构。在金属硬掩膜层上形成介电层，并且在该介电层上形成心轴。形成穿过该介电层延展至该金属硬掩膜层的切口。藉由该介电层中该切口所曝露的该金属硬掩膜层的区域上形成金属层的区段。形成该金属层之后，在该心轴的垂直侧壁上形成间隔物。
间隔对准切口形成

[发明专利]修复的掩模结构以及产生的下方图案化结构-CN201810311331.5有效
发明人： 张洵渊;谢瑞龙;亓屹 -专利权人：格芯美国公司
申请日： 2018-04-09 - 公布日： 2023-04-07 - 主分类号： H01L21/3213 文献下载
摘要：本发明涉及修复的掩模结构以及产生的下方图案化结构。本公开涉及半导体结构，更特别地，涉及切口边缘结构以及制造方法。所述方法包括：形成至少包含半导体层和覆盖层的多个图案化硬掩模叠层；去除所述多个图案化硬掩模叠层的第一图案化硬掩模叠层的一部分和邻近硬掩模叠层的边缘；以及选择性地在所述邻近硬掩模叠层的所述边缘上生长材料。
修复结构以及产生下方图案

[发明专利]跳通孔结构-CN201810132709.5有效
发明人： 张洵渊;林萱;J·J·麦克马洪;S·B·劳 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-02-09 - 公布日： 2023-01-13 - 主分类号： H01L21/768 文献下载
摘要：本揭示内容涉及跳通孔结构，其关于半导体结构，且更特别的是，关于跳通孔结构及其制法。该结构包括：第一配线层，具有一或更多配线结构；上层配线层，具有一或更多配线结构，其位于该第一配线层上方；阻挡材料，接触该上层配线层的该配线结构中的至少一者；跳通孔，具有金属化物，该跳通孔穿过该上层配线层且与该第一配线层的该一或更多配线结构接触；以及导电材料，在该金属化物上方的该跳通孔中以及在该阻挡材料上方的通孔互连中。
跳通孔结构

[发明专利]非芯轴切口形成-CN201810203084.7有效
发明人：赖史班;张洵渊;埃罗尔·托德·莱恩;尼古拉斯·利考西 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-03-13 - 公布日： 2022-08-30 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及非芯轴切口形成，揭露形成非芯轴切口的方法。在金属硬掩膜层上形成介电层，以及在该介电层上形成图案化牺牲层。蚀刻该介电层，以在该介电层中形成非芯轴切口，其与该图案化牺牲层中的开口垂直对齐。在该介电层中的该非芯轴切口所暴露的该金属硬掩膜层的区域上形成金属层。在该区域上方该金属层掩蔽该金属硬掩膜层的情况下图案化该金属硬掩膜层。
非芯轴切口形成

[发明专利]接触结构上的自对准金属线及其形成方法-CN201811009018.2有效
发明人：谢瑞龙;古拉密·波奇;L·埃克诺米科思;孙磊;宁国翔;张洵渊 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-31 - 公布日： 2022-07-08 - 主分类号： H01L23/528 文献下载
摘要：本发明涉及接触结构上的自对准金属线及其形成方法，提供形成自对准金属线于接触结构上的结构及方法。形成该自对准金属线及接触结构的该方法可包括：形成一初始接触结构于一衬底的上方；形成一图案化掩膜于该初始接触结构上，该掩膜包括一开口；使用该图案化掩膜以形成通过该初始接触结构的一开口；形成一介电层于该开口中；移除该图案化掩膜以暴露该初始接触结构的一剩余部分；以及形成该金属线于该初始接触结构的该剩余部分上。该接触结构可包括一垂直的截面几何形状，该垂直的截面几何形状包括该第一接触结构的一最底部表面宽于该第一接触结构的一最顶部表面的一梯形及一平行四边形中的一者。该金属线可完全接触该接触结构的一最顶部表面。
接触结构对准金属线及其形成方法

[发明专利]过孔和跳孔结构-CN201710895576.2有效
发明人： 张洵渊;裴东斐;F·W·蒙特 -专利权人：格芯美国公司
申请日： 2017-09-28 - 公布日： 2022-04-12 - 主分类号： H01L21/033 文献下载
摘要：本发明涉及过孔和跳孔结构。本发明一般地涉及半导体结构，更特别地，涉及过孔和跳孔结构以及制造的方法。所述方法包括：在硬掩模材料中形成多个开口；使用阻挡材料阻挡所述硬掩模材料中的多个开口中的至少一者；穿过未被所述阻挡材料阻挡的所述多个开口中的另一者，蚀刻到金属化特征叠层中的金属化特征的跳孔；以及通过自底向上填充方法至少部分地填充跳孔。
结构

[发明专利]自对准光刻图案化-CN201711170555.0有效
发明人：赖史班;G·贝克;法兰克·W·蒙特;尚利;张洵渊 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2017-11-22 - 公布日： 2021-12-21 - 主分类号： H01L21/027 文献下载
摘要：本发明涉及自对准光刻图案化，其揭露光刻图案化的方法。在介电层上形成金属硬掩膜层并在该金属硬掩膜层上形成图案化层。在通过该图案化层中的开口暴露的该金属硬掩膜层的区域上形成金属层。在形成该金属层以后，自该金属硬掩膜层移除该图案化层。在移除该图案化层以后，在该区域上方该金属层掩蔽该金属硬掩膜层的情况下图案化该金属硬掩膜层。
对准光刻图案

[发明专利]用于超(跳跃)通孔整合的金属互连-CN201810153824.0有效
发明人：林萱;张洵渊;S·B·劳;J·J·麦克马洪 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-02-22 - 公布日： 2021-07-30 - 主分类号： H01L23/528 文献下载
摘要：本发明涉及用于超(跳跃)通孔整合的金属互连，其关于半导体结构，且更尤指用于超(跳跃)通孔整合的金属互连结构及制造方法。该结构包括：具有一或多个布线结构的第一布线层；包括互连件与布线结构的第二布线层；以及于第二布线层上面定位有一或多个通孔互连件与布线结构的至少一个上布线层。一或多个通孔互连件与布线结构部分地包括第一金属材料、及第一金属材料上方具有导电材料的其余部分。跳跃通孔通过第二布线层，并延展至第一布线层的一或多个布线结构。跳跃通孔部分地包括金属材料，且该跳跃通孔的其余部分包括位在第一金属材料上方的导电材料。
用于跳跃整合金属互连

[发明专利]具有界面衬里的IC结构及其形成方法-CN201710627571.1有效
发明人： 张洵渊;M·M·蔡 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2017-07-28 - 公布日： 2021-06-08 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及具有界面衬里的IC结构及其形成方法，其实施例可提供一种形成集成电路(integrated circuit；IC)结构的方法，该方法包括：提供结构，该结构具有：导电区，以及位于该导电区上的层级间介电(inter‑level dielectric；ILD)材料，其中，该ILD材料包括至该导电区的接触开口；在该接触开口内形成掺杂金属层，以使该掺杂金属层位于该导电区上方，其中，该掺杂金属层包括用第二金属掺杂的第一金属；以及通过退火该掺杂金属层在该ILD材料的该接触开口内形成至该导电区的接触，以使该第二金属扩散进入该ILD材料中，从而直接在该退火掺杂金属层与该ILD材料之间形成界面衬里(interface liner)。
具有界面衬里 ic 结构及其形成方法

[发明专利]在沟槽形成期间运用牺牲阻障层保护贯孔的方法-CN201710358477.0有效
发明人：夏瑞克·斯蒂奎;法兰克·W·蒙特;张洵渊;布朗·匹撒拉;道格拉斯·M·崔克特 -专利权人：格罗方德半导体公司;国际商业机器公司
申请日： 2017-05-19 - 公布日： 2021-01-01 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及在沟槽形成期间运用牺牲阻障层保护贯孔的方法，其中，一种方法，举例而言，包括提供中间半导体结构，其包含金属层、布置于该金属层上方的可图型化层、及布置于该可图型化层上方的硬掩模，该中间半导体结构包含穿过该硬掩模延展到该金属层上的多个贯孔，在该中间半导体结构上方及该多个贯孔中沉积牺牲阻障层，移除介于该多个贯孔间的一部分该牺牲阻障层，同时在该多个贯孔中维持一部分该牺牲阻障层，在介于该牺牲阻障层的该遭受移除部分与该多个贯孔间的该可图型化层中形成沟槽，以及将该牺牲阻障层的该剩余部分从该多个贯孔移除。
沟槽形成期间运用牺牲阻障保护方法

[发明专利]跳孔结构-CN201710972322.6有效
发明人： 张洵渊;法兰克·W·蒙特;埃罗尔·特德·莱恩 -专利权人：格芯公司
申请日： 2017-10-18 - 公布日： 2020-12-25 - 主分类号： H01L23/528 文献下载
摘要：本发明涉及跳孔结构，其揭示关于半导体结构并且，尤其，关于跳孔结构及制造的方法。该结构包含：具有一层或多层线路结构的第一线路层；具有一层或多层线路结构的第二线路层，位在该第一线路层上方；具有金属化的跳孔，该金属化穿越通过包含该第二线路层的较高的线路阶层并且与该第一线路层的该一层或多层线路结构接触；以及包括保护材料及接触在该较高的线路阶层处的该一层或多层线路结构的至少一层的通孔结构。
结构

[发明专利]用于在半导体的主动区内放置栅极接触的方法及设备-CN201710545518.7有效
发明人：恩德·拉伯特;谢瑞龙;张洵渊 -专利权人：格罗方德半导体公司
申请日： 2017-07-06 - 公布日： 2020-11-24 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及用于在半导体的主动区内放置栅极接触的方法及设备，其中，一种方法提供在Rx区中具有FinFET的结构，该FinFET包括沟道、源极/漏极(S/D)区与栅极，该栅极包括栅极金属。栅极上方形成覆盖体，该栅极具有衬垫与核心。该栅极的诸侧上布置沟槽硅化物(TS)。使该TS凹陷至高于该栅极的层阶且低于该核心的层阶的层阶。将该衬垫蚀刻至该TS的层阶。在该结构上方布置氧化物层。在该Rx区里的氧化物层内图型化CB沟槽，以在该CB沟槽的搁架部分处使核心曝露。蚀刻该核心以将该CB沟槽延展至栅极金属处的底端。该搁架部分具有比该底端更大的面积。CB沟槽被金属化而形成CB接触部。
用于半导体主动区内放置栅极接触方法设备

[发明专利]用于放置在具有高K介电栅极的半导体主动区内的栅极接触的方法及设备-CN201710545803.9有效
发明人：恩德·拉伯特;谢瑞龙;张洵渊 -专利权人：格罗方德半导体公司
申请日： 2017-07-06 - 公布日： 2020-11-24 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及用于放置在具有高K介电栅极的半导体主动区内的栅极接触的方法及设备，其中，一种方法提供在Rx区中具有FinFET的结构，该FinFET包括沟道、源极/漏极(S/D)区及栅极，该栅极包括栅极金属。在具有高k介电性衬垫与核心的栅极上方形成覆盖体。该栅极的各侧上布置沟槽硅化物(TS)。使该TS凹陷至高于该栅极的层阶且低于该覆盖体的层阶的层阶。在该结构上方布置氧化物层。在该Rx区里的氧化物层内图型化CB沟槽，以在该CB沟槽的中间部分处使核心与衬垫曝露。相对于衬垫而选择性蚀刻核心，以将CB沟槽延展至栅极金属处的底端。金属化CB沟槽以形成CB接触部。
用于放置具有栅极半导体主动区内接触方法设备

1
2
下一页»
尾页
共 30 条