[发明专利]薄膜型封装和具有薄膜型封装的显示装置在审
| 申请号： | 201910437222.2 | 申请日： | 2019-05-23 |
| 公开（公告）号： | CN110556363A | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | 韩秉勋;丘贞恩;林沼英 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L23/488;G09F9/00 |
| 代理公司： | 11021 中科专利商标代理有限责任公司 | 代理人： | 吴晓兵 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种薄膜型封装，包括：具有第一侧和第二侧的基膜；安装在基膜上的驱动器集成电路；布置在基膜的第一区域上的第一连接焊盘，基膜的第一区域与基膜的第一侧相邻，第一连接焊盘被配置为连接到第一外部电路；布置在基膜的第二区域上的第二连接焊盘，基膜的第二区域与基膜的第二侧相邻，第二连接焊盘被配置为连接到第二外部电路；布置在基膜上的第一信号线，第一信号线将驱动器集成电路和第一连接焊盘相连；布置在基膜上的第二信号线，第二信号线将驱动器集成电路和第二连接焊盘相连；以及从驱动器集成电路延伸到基膜的第一侧的多条测试线。 | ||
| 搜索关键词： | 基膜 连接焊盘 驱动器集成电路 第二区域 第二信号 第一区域 外部电路 从驱动器 薄膜型 测试线 封装 配置 集成电路 延伸 | ||
【主权项】：
1.一种薄膜型封装，包括：/n基膜，具有沿所述基膜的纵向布置的多个封装区域和位于所述多个封装区域之间的多个余量区域；/n多个封装单元，分别布置在所述多个封装区域上；以及/n多个测试焊盘，布置在所述多个余量区域上，所述多个测试焊盘与所述基膜的所述多个封装区域中的每一个的第一侧相邻，/n其中，所述多个封装单元中的每一个包括：/n驱动器集成电路，安装在所述多个封装区域的相应封装区域中；/n多个第一连接焊盘，与所述相应封装区域的第一侧相邻地布置；/n多个第二连接焊盘，与所述相应封装区域的第二侧相邻地布置，所述第二侧与所述第一侧相对；/n多条第一信号线，布置在所述相应封装区域上，并且将所述驱动器集成电路和所述多个第一连接焊盘相连；/n多条第二信号线，布置在所述相应封装区域上，并且将所述驱动器集成电路和所述多个第二连接焊盘相连；以及/n多条测试线，布置在所述相应封装区域上，并且将所述驱动器集成电路和所述多个测试焊盘相连。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910437222.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种COF卷带及其制造方法-201911087823.1
- 黄春生;杨洁;孙彬;沈洪;李晓华 - 江苏上达电子有限公司
- 2019-11-08 - 2020-02-14 - H01L23/544
- 本发明属于COF技术领域，具体涉及一种COF卷带及其制造方法，在柔性的绝缘基材上溅镀一层导体层；接着在导体层上涂布一层光刻胶层，而后经过曝光、显影和除去光刻胶层中多余的光刻胶后形成光刻胶图案；蚀刻掉导体层上多余的铜后形成线路图案；在绝缘基材上形成定位标记；在线路图案上电镀一层锡合金层；在锡合金层上印刷一层阻焊剂层。本发明在COF卷带上设有定位标记，利用自动光学识别装置对定位标记进行识别来实现产品的定位和搬送，这样就取消了链轮孔，减少了制造工序，降低了制造成本，同时，对于COF卷带来说，因为取消了链轮孔，产品的线路有效区域增大。
- 一种显示基板、其切割控制方法及显示装置-201810252231.X
- 宁俊鹏;夏志强;简守甫;马宇芳 - 上海中航光电子有限公司
- 2018-03-26 - 2020-02-14 - H01L23/544
- 本发明公开了一种显示基板、其切割控制方法及显示装置，通过在切割线靠近显示区域一侧设置多条导电走线，以及在导电走线的两端设置测试垫，使得在显示基板切割后，可以通过测试垫检测到各导电走线的测试指标，然后与初始指标相对比，即可获知切割是否出现异常；并且在根据测试指标和初始指标确定出切割偏移距离后控制切割精度，从而实现对切割精度的控制。
- 堆叠式图像传感器、像素管芯及其制造方法-201810061247.2
- 穆钰平;陈世杰;金子贵昭;黄晓橹 - 德淮半导体有限公司
- 2018-01-23 - 2020-02-14 - H01L23/544
- 本公开涉及堆叠式图像传感器、像素管芯及其制造方法。一实施例提供了堆叠式图像传感器，包括：逻辑衬底及其上方的第一金属连线层；第一金属连线层上的第一电介质层；第一电介质层上的第二金属连线层，具有第一金属件和第二金属件；第二金属连线层上的像素衬底，具有像素区域和外围区域；焊盘开口，穿通像素衬底而到达第一金属件，使第一金属件的一部分暴露于外部以作为焊盘；以及穿通硅通孔，穿通像素衬底和第一金属件的另一部分而到达第一金属互连层的一个金属件，穿通硅通孔中填充有接触件，其使第一金属件电连接到该一个金属件，第一金属件位于外围区域对应区域，第二金属件位于像素区域对应区域且在平面图中覆盖所有像素单元。
- 一种集成电路光刻蚀结构及集成电路-201921169734.7
- 杨祎巍;匡晓云;林伟斌;黄开天;崔超;周峰;李舟 - 南方电网科学研究院有限责任公司;中国南方电网有限责任公司
- 2019-07-23 - 2020-02-14 - H01L23/544
- 本实用新型公开了一种集成电路光刻蚀结构，包括第一导体和第二导体，第一导体与第二导体均通过预设版图光刻蚀而成；预设版图包括对应第一导体的第一遮蔽图形，以及对应第二导体的第二遮蔽图形；第一遮蔽图形包括至少一个沿预设方向延伸的遮蔽指。在光刻蚀工艺中由于光学邻近效应会使得版图中的拐角处发生畸变，由于受制备工艺中随机扰动的影响，该畸变具有较强的随机性，使得集成电路光刻蚀结构的寄生电容值也不相同。该集成电路光刻蚀结构可以较好的捕获集成电路生产过程中的工艺随机扰动，可用于生成集成电路的标识信息；使用该集成电路光刻蚀结构的制作成本很低。本实用新型还提供了一种制备方法及一种集成电路，同样具有上述有益效果。
- 显示设备-201910438086.9
- 金演泰;李清;金玲官;鲁荣洙 - 三星显示有限公司
- 2019-05-24 - 2020-02-11 - H01L23/544
- 本发明涉及一种显示设备。该显示设备包括：显示单元，该显示单元包括布置在显示区域中的晶体管和设置在沿着显示区域的边缘定位的非显示区域中的信号线，信号线中的至少一条信号线电连接至晶体管；以及输入感测单元，该输入感测单元布置在显示单元之上，并且包括布置在显示区域上的感测电极、设置在非显示区域上的感测线和布置在非显示区域上并且与感测线相比与感测电极间隔开的第一虚设图案，其中第一虚设图案与信号线中的第一信号线重叠，第一信号线距离显示区域最远，通过将第一虚设图案和第一信号线重叠而形成的重叠图案的平面形状与对准标记的平面形状一致。
- 原子探针断层分析样品的制备方法-201910698003.X
- 洪世玮;李正中 - 台湾积体电路制造股份有限公司
- 2019-07-31 - 2020-02-11 - H01L23/544
- 本揭示案的实施例涉及原子探针断层分析(APT)样品的制备方法。将半导体装置中的一结构识别为包括用于APT程序的测试物件。在将获取APT样品的结构中识别靶区域。对靶区域进行分析，以判断其内是否存在问题元件特征。问题元件可包括难以蒸发的材料、中空区域、相对于测试物件不可识别的材料、或对APT分析造成问题的其他结构特征。若判定问题元件存在于靶区域中，则在制备APT样品之前，将问题元件替换为更适合的材料。
- 离子注入异常的检测结构及其制备方法，以及检测方法-201610263659.5
- 史江北 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-04-26 - 2020-02-07 - H01L23/544
- 本发明提供的离子注入异常的检测结构及其制备方法，以及检测方法中，包括：半导体衬底，所述半导体衬底包括依次层叠的底层半导体层、埋氧层及顶层半导体层，所述半导体衬底包括第一区域和第二区域；所述第一区域的顶层半导体层中具有多个离子注入区域，所述第二区域的底层半导体层中具有与所述多个离子注入区域一一对应的监测点，相互对应的所述离子注入区域和所述监测点采用同一步离子注入工艺形成。本发明中，确定形成的器件中是否存在离子注入沟道效应，并能准确确定是在进行哪一步的离子注入时发生的离子注入沟道效应，从而为后续改善工艺条件提供参考，提高器件的性能。
- 一种用于优化激光修调的测试结构及激光修调方法-201710050816.9
- 林昌全;李进;李国成;罗丙寅 - 华润矽威科技(上海)有限公司
- 2017-01-23 - 2020-02-07 - H01L23/544
- 本发明提供一种用于优化激光修调的测试结构及激光修调方法，包括：发送测试信号并根据反馈的性能参数的值产生相应的预配置码和配置码的测试及配置码计算存储模块；在修调阶段，根据配置码对各激光熔丝模块进行烧断或保留，以对相应性能参数的值进行修调的激光熔丝模块；在测试阶段接收所有预配置码，在修调阶段接收熔丝值的转换接口；以及内部电路。本发明在测试机台上获得晶圆上所有芯片的配置码后移至修调机台，只需进行一次激光修调便可完成所有性能参数的修调，无需频繁上下电，大大节省测试时间，进而减小测试成本和生产成本。
- 覆晶封装结构-201611189395.X
- 蔡文娟 - 颀中科技(苏州)有限公司
- 2016-12-21 - 2020-02-04 - H01L23/544
- 本发明提供了一种覆晶封装结构，包括柔性电路板和预设在所述柔性电路板上的开窗边界，所述开窗边界围设形成用以供焊接芯片的开窗区，所述柔性电路板包括基层，所述基层上设有至少两个用以识别开窗区精度的辨识区，所述辨识区包括自所述开窗区外向所述开窗区内凸设形成的辨识部。本发明的覆晶封装结构，通过设置辨识区，实现对开窗区的开窗精度进行辨别，本发明的覆晶封装结构，结构简单，使用效果好。
- 对准标记的高度得以保持的半导体器件-201910588532.4
- 李暻泰;崔承勋;郭玟燦;具滋应;朴尚铉 - 三星电子株式会社
- 2019-07-01 - 2020-01-24 - H01L23/544
- 一种半导体器件可以包括：在包括第一区域和第二区域在内的衬底的第一区域上的栅电极结构；覆盖栅电极结构的上表面的封盖结构，封盖结构包括封盖图案以及覆盖封盖图案的下表面和侧壁的第一蚀刻停止图案；在衬底的第二区域上的对准标记，对准标记包括绝缘材料；以及在衬底的第二区域上的填充结构，填充结构覆盖对准标记的侧壁，并且包括第一填充图案、覆盖第一填充图案的下表面和侧壁的第二填充图案以及覆盖第二填充图案的下表面和侧壁的第二蚀刻停止图案。
- 半导体结构-201920400361.3
- 周源;张小麟;李静怡;王超;张志文;朱林迪;牛玉玮;郭艳华 - 北京燕东微电子科技有限公司
- 2019-03-27 - 2020-01-21 - H01L23/544
- 本申请公开了一种半导体结构，该半导体结构用于形成多个器件和测试结构，该半导体结构包括：半导体衬底；外延层，位于半导体衬底的第一表面上；体区，为第一掺杂类型，位于外延层上；沟槽，由体区表面延伸至外延层内；隔离层，至少覆盖沟槽的部分表面；以及掺杂区，填充在沟槽内，掺杂区与外延层为第二掺杂类型，第二掺杂类型与第一掺杂类型相反，其中，在测试结构中，沟槽在体区内限定出体区岛，掺杂区和外延层被隔离层分隔以形成第一电容，掺杂区与体区岛被隔离层分隔以形成第二电容。该测试方法可以在同一半导体结构中检测测试结构的电学参数以估计半导体结构的工艺质量。
- 一种LED芯片裸晶测试结构-201921106646.2
- 温小斌;王明;曾健 - 厦门多彩光电子科技有限公司
- 2019-07-15 - 2020-01-21 - H01L23/544
- 本实用新型公开了一种LED芯片裸晶测试结构，包括耐高温透明材质的主体，所述主体包括同心设置的内球面和外球面，内球面形成用于填装荧光粉的内腔，内球面和外求面的连接端面上设有用于将该测试结构固定在外物上的连接件。该LED芯片裸晶测试结构主体内设有内、外球面，芯片出射光完全被内、外球面包围，内腔内添加硅胶、荧光粉等材料，通过烘干制作基板，减少点胶带来的误差和均匀性的问题，胶变量一致性好，节省物料，在测试亮度等参数时，测试结果更加准确，该测试结构中成型的胶体可以更换，胶体不会粘在上面，可以做多种色温参数的测试，同时连接件便于将该结构固定在外物上进行测试，操作便捷。
- 探测器芯片、其密集线条制备方法及其的应力监测方法-201910932246.5
- 王格清;谭振;祁娇娇;周立庆;孙浩 - 中国电子科技集团公司第十一研究所
- 2019-09-29 - 2020-01-14 - H01L23/544
- 本发明公开了一种探测器芯片、其密集线条制备方法及其的应力监测方法，所述探测芯片具体包括：在探测器芯片非光敏源分布区域，设置有用于进行探测器芯片应力监测的密集线条。本发明通过对密集线条形变的直接观察或表征测试，实现对芯片应力的监测，有利于指导工艺应力控制，提升器件可靠性。
- 一种半导体对位结构及半导体基板-201911035307.4
- 曾依蕾;曾翔;蔡洋洋;杨忠宪 - 福建省晋华集成电路有限公司
- 2019-10-29 - 2020-01-14 - H01L23/544
- 本发明公开了一种半导体对位结构及半导体基板，包括：衬底结构；位于衬底结构的生长面上的至少一个对准标记，及围绕对准标记的围绕结构；对准标记在平行生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角。对准标记在平行生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角，进而通过单个对准标记即能够实现对准精度的调整，在保证对准精度较高的同时，能够减少对准标记的数量，降低半导体对位结构的占用面积，提高半导体基板的有效布线面积。对准标记具有上述特殊的截面图案，使得对准标记具有特殊形状的标记形貌，在半导体基板制程中便于对准标记的获取，提高了半导体基板的制作效率。
- 半导体封装件及其制造方法-201910601357.8
- 金相昱 - 三星电子株式会社
- 2019-07-03 - 2020-01-10 - H01L23/544
- 公开了半导体封装件及其制造方法。半导体封装件包括在第一基板上的第一半导体芯片，覆盖第一半导体芯片的侧壁并且包括至少两个引导孔的第一模塑层，所述引导孔暴露第一基板并且在第一基板的周边中彼此间隔开。第一模塑层上的第二基板，第一基板和第二基板之间的连接端子并将第一基板和第二基板彼此连接，以及从第二基板的底表面延伸到第一模塑层的至少两个引导孔中的每一个中的对准结构。对准结构的高度大于第一模塑层或第一半导体芯片的高度。
- 显示面板-201921062252.1
- 杜晓松;杨小龙;周文斌;张峰;孙剑;高裕弟 - 昆山梦显电子科技有限公司
- 2019-07-09 - 2020-01-10 - H01L23/544
- 本实用新型提供了一种显示面板，其包括驱动背板、设置在所述驱动背板一侧的像素阵列、设置在所述像素阵列的外侧的薄膜封装层、及设置在所述薄膜封装层外侧的玻璃盖板，所述驱动背板的远离像素阵列的一侧设有定位基准，以供所述显示面板在制造过程中定位。相较于现有技术，本实用新型的显示面板突破了现有正面标记图形化的物理极限，可轻松实现高像素密度的显示。
- 对准图形、具有对准图形的半导体结构-201920726667.8
- 范聪聪 - 长鑫存储技术有限公司
- 2019-05-20 - 2019-12-27 - H01L23/544
- 本实用新型涉及一种对准图形、具有对准图形的半导体结构，半导体结构包括：基底，基底包括若干第一区域以及第二区域；位于基底上的多个分立的第一功能层，第一区域具有至少两个所述第一功能层，第二区域的第一功能层横跨第二区域，且在沿第一区域指向第二区域方向上，第一区域的相邻第一功能层之间的距离小于第二区域的第一功能层的宽度；位于第一区域的基底上的多个分立的第二功能层，且在沿垂直于基底表面方向上，第二功能层的厚度与第一功能层的厚度不同，第一功能层以及第二功能层构成对准图形。本实用新型能够减小对准图形中空旷区域的面积，避免由于刻蚀残留物导致的缺陷问题，从而改善对准质量。
- 测试结构-201920996919.9
- 张志伟 - 长鑫存储技术有限公司
- 2019-06-28 - 2019-12-20 - H01L23/544
- 本公开是关于一种测试结构，所述测试结构包括：衬底、测试电路、止裂槽和封口层，所述衬底包括切割区；测试电路形成于所述切割区；止裂槽形成于所述切割区，且所述止裂槽排布于所述测试电路的侧部；封口层形成于所述衬底表面，覆盖所述止裂槽以使所述止裂槽内形成气体间隙。通过止裂槽解决了在沿切割道切割晶圆时，由于测试电路中的金属层的影响导致切割道龟裂，将切割应力传递至晶粒区域，进而可能破坏晶粒区的问题，有利于提高产品良品率和稳定性。
- 晶圆测试电路单元及晶圆测试电路、晶圆-201921079091.7
- 李新 - 长鑫存储技术有限公司
- 2019-07-10 - 2019-12-20 - H01L23/544
- 本公开是关于一种晶圆测试电路单元及晶圆测试电路、晶圆，晶圆测试电路单元用于晶圆测试，所述晶圆包括晶粒区和划片道，所述晶粒区包括至少一个晶粒，所述晶圆测试电路单元包括测试焊盘、控制焊盘和寄生电阻模拟电路；测试焊盘设于所述划片道，用于输入测试信号；控制焊盘设于所述划片道，用于输入控制信号；寄生电阻模拟电路分别连接所述测试焊盘、所述控制焊盘和所述晶粒，用于模拟晶粒外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒。
- 薄膜型封装和具有薄膜型封装的显示装置-201910437222.2
- 韩秉勋;丘贞恩;林沼英 - 三星电子株式会社
- 2019-05-23 - 2019-12-10 - H01L23/544
- 一种薄膜型封装，包括：具有第一侧和第二侧的基膜；安装在基膜上的驱动器集成电路；布置在基膜的第一区域上的第一连接焊盘，基膜的第一区域与基膜的第一侧相邻，第一连接焊盘被配置为连接到第一外部电路；布置在基膜的第二区域上的第二连接焊盘，基膜的第二区域与基膜的第二侧相邻，第二连接焊盘被配置为连接到第二外部电路；布置在基膜上的第一信号线，第一信号线将驱动器集成电路和第一连接焊盘相连；布置在基膜上的第二信号线，第二信号线将驱动器集成电路和第二连接焊盘相连；以及从驱动器集成电路延伸到基膜的第一侧的多条测试线。
- 芯片应力测试组件及其制备方法-201710186774.1
- 袁芳;张冠;董燕 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2017-03-27 - 2019-12-10 - H01L23/544
- 本发明提供一种芯片应力测试组件及其制备方法，制备方法包括：1）提供一芯片应力测试结构，芯片应力测试结构包括芯片功能结构及位于芯片功能结构上方的环形焊垫；芯片功能结构及环形焊垫的顶部均覆盖有钝化保护层；2）在钝化保护层内形成第一开口；3）去除焊垫，以在第一开口下方形成第二开口；4）将第一基板固定于所述步骤3）得到的芯片应力测试结构的底部；5）在步骤4）得到的芯片应力测试结构的顶部表面放置焊料层；6）提供第二基板，将第二基板通过焊料层固定于芯片应力测试结构的顶部。本发明避免了粘合层对芯片应力测试结果的影响，提高了测试结果的可靠性；且制备工艺简单，制备成功率较高。
- 半导体测试单元及半导体测试结构-201610620291.3
- 费春潮;江博渊 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2016-08-01 - 2019-12-10 - H01L23/544
- 本发明提供一种半导体测试单元及半导体测试结构，所述半导体测试单元包括依次层叠的金属层及位于顶层金属层上方的焊垫，其中，所述金属层及所述焊垫均设有倒角。本发明通过在焊垫及位于其下方的金属层上设置倒角，可以在激光沟道工艺中将产生的微损伤或微裂纹的起始点位置向切割道中心偏移，使其远离了芯片保护结构及芯片，降低了芯片边缘分层发生的概率或严重程度，从而提高了产品的可靠性。
- 具有刻印对位结构的半导体封装件-201920966688.7
- 朱浩 - 苏州震坤科技有限公司
- 2019-06-25 - 2019-12-06 - H01L23/544
- 本实用新型公开了一种具有刻印对位结构的半导体封装件，包括承载基板及分布其上的多个封装单元，每个封装单元是于承载基板上安装芯片及电性连接引线后，由封胶体包覆密封的单体，承载基板上另设有多个对位凹部，多个对位凹部分布于承载基板上未设有多个封装单元的区域，多个对位凹部可供电射刻印装置于内部雕刻图样。
- 校准晶片及其制造方法-201610934480.8
- 王燕;保罗·邦凡蒂;刘源;季文明 - 上海新昇半导体科技有限公司
- 2016-10-25 - 2019-11-26 - H01L23/544
- 在本发明提供了一种校准晶片及其制造方法，所述校准晶片包括衬底晶片及形成于所述衬底晶片上的校准粒子，用于检测机台的灵敏度。利用氧化铝粒子作为所述校准晶片上的校准粒子，氧化铝粒子具有很好的热传导系数，有利于材料体内热量的传导，因此氧化铝粒子几乎不会发生因为温度的升高而引起体积膨胀，从而避免了校准粒子因高能量射线的照射温度升高而发生爆破，影响机台测量精度的问题。
- 一种三维存储器电迁移测试结构及其制作方法-201710770738.X
- 蔚倩倩;郭伟;仝金雨;李桂花;李辉 - 长江存储科技有限责任公司
- 2017-08-31 - 2019-11-26 - H01L23/544
- 本申请提供一种三维存储器电迁移测试结构及其制作方法，在电迁移测试结构的制作过程中，在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的氧化层上制作有标识，用于定位所述测试线。由于测试线两侧的第一虚拟线和第二虚拟线的氧化层上设置有标识，因此，在电迁移测试结构样品制作时，直接定位标识中间的一根金属线即为测试线，从而实现测试线的快速准确定位，进而从测试线两侧分别进行切割，得到电迁移测试结构样品。由于标识位于第一虚拟线和第二虚拟线的氧化层上，对测试线不会造成任何影响，从而能够在避免对测试线及与其相连的第一金属线造成损伤基础上，实现测试线的精确定位，还能大大提高样品的制样成功率，及测试线的定位时间。
- 半导体元件、贴片机及贴片系统-201810444548.3
- 陈坤 - OPPO广东移动通信有限公司
- 2018-05-10 - 2019-11-19 - H01L23/544
- 本申请公开了一种半导体元件、贴片机及贴片系统。半导体元件包括本体和标识点。本体的正面侧壁上设有多个焊盘。标识点设在正面侧壁的未设电子元件的区域，标识点与多个焊盘间隔设置，其中不同高度的半导体元件上的标识点的颜色和/或形状不同。根据本申请的半导体元件，通过在本体的正面设置标识点，可以通过识别标识点以确定焊盘在本体上所在的面，以便于利用焊盘对半导体元件进行贴片，且对于不同类型的半导体元件，标识点的形状/或颜色不同，通过识别标识点的颜色或形状，可以确定不同类型的半导体元件，以便于将半导体元件准确地贴片到对应主板上。
- 闪存浮栅极板间电容的晶圆允收测试图形-201810554473.4
- 张金霜;田志;齐瑞生;邹荣 - 上海华力集成电路制造有限公司
- 2018-06-01 - 2019-11-15 - H01L23/544
- 本发明公开了一种闪存浮栅极板间电容的晶圆允收测试图形，包括：多个呈条形结构且平行排列的有源区，在各有源区的正上方都设置有一条对应的浮栅，浮栅和有源区俯视面结构相同且自对准；控制栅，覆盖在晶圆允收测试图形区域内并呈一整块结构；两条以上金属线，各金属线呈和有源区垂直的条形结构且平行排列；金属线分成第一和二电极金属线并连接到第一和二衬垫；将浮栅按顺序编号，奇数编号的各浮栅通过通孔连接顶部对应的第一电极金属线，偶数编号的各浮栅通过通孔连接顶部对应的第二电极金属线。本发明能提高闪存浮栅极板间电容的测量的准确性以及具有成本较低的优点。
- 对准标记-201920252479.6
- 曹盛宗 - 长鑫存储技术有限公司
- 2019-02-28 - 2019-11-15 - H01L23/544
- 一种对准标记，包括：基底；位于基底上的对准标记，所述对准标记存在损坏处；修补层，对所述对准标记的损坏处进行修补，将存在修补层的对准标记作为新的对准标记。修补后的对准标记不存在缺陷或者即使存在缺陷，该缺陷已经不足以影响对准，因而将修补后的对准标记作为新的对准标记进行对准时，使得对准过程可以顺利进行，同时保证对准的精度。
- 专利分类
