[发明专利]半导体器件及其制造方法有效
| 申请号： | 201610187524.5 | 申请日： | 2016-03-29 |
| 公开（公告）号： | CN106024794B | 公开（公告）日： | 2020-01-10 |
| 发明（设计）人： | 南宫铉;金东谦;金廷奂;池正根;杨大光;柳志晚 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L27/11582 | 分类号： | H01L27/11582;H01L29/40;H01L29/423;H01L21/336;H01L29/788 |
| 代理公司： | 11112 北京天昊联合知识产权代理有限公司 | 代理人： | 张帆;崔卿虎 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件，其包括：衬底；衬底上的隧道绝缘图案；隧道绝缘图案上的电荷存储图案；电荷存储图案上的电介质图案，电介质图案的宽度小于电荷存储图案的宽度；电介质图案上的控制栅极，控制栅极的宽度大于电介质图案的宽度；以及控制栅极上的含金属栅极。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：/n衬底；/n衬底上的隧道绝缘图案；/n隧道绝缘图案上的电荷存储图案，所述电荷存储图案在一个方向上具有宽度，所述一个方向垂直于电荷存储图案离开衬底的方向；/n电荷存储图案上的电介质图案，所述电介质图案在垂直于电荷存储图案离开衬底的方向的所述一个方向上具有宽度，电介质图案的宽度小于电荷存储图案的宽度；/n电介质图案上的控制栅极，所述控制栅极在垂直于电荷存储图案离开衬底的方向的所述一个方向上具有宽度，控制栅极的宽度大于电介质图案的宽度；/n控制栅极上的含金属栅极；以及/n金属栅极的侧壁上的封盖层，/n其中，封盖层包括掺杂有杂质的多晶硅或掺杂有杂质的非晶硅。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610187524.5/，转载请声明来源钻瓜专利网。
- 上一篇：电动汽车电机驱动器用IPM前置驱动电路
- 下一篇：移动式供电电源
- 同类专利
- 三维半导体装置-201910413646.5
- 杨韩光;孙龙勋;康文综;权赫镐;安圣洙;李昭润 - 三星电子株式会社
- 2019-05-17 - 2020-01-24 - H01L27/11582
- 提供了三维半导体装置，所述三维半导体装置包括：外围电路结构，设置在下基底上并且包括内部外围垫部；上基底，设置在外围电路结构上；堆叠结构，设置在上基底上并且包括栅极水平图案；竖直沟道结构，在上基底上的第一区中穿过堆叠结构；第一竖直支撑结构，在上基底上的第二区中穿过堆叠结构；以及内部外围接触结构，穿过堆叠结构和上基底并且电连接到内部外围垫部，其中，第一竖直支撑结构的上表面设置在与竖直沟道结构的上表面不同的水平上并且与内部外围接触结构的上表面共面。
- 存储元件及其制造方法-201510319580.5
- 赖相宇;杨儒兴 - 旺宏电子股份有限公司
- 2015-06-11 - 2020-01-14 - H01L27/11582
- 本发明公开了一种存储元件及其制造方法，存储元件包括叠层结构、多个第一盖层以及多个第二盖层。叠层结构位于基底上。叠层结构包括相互交替叠层的多个第一导体层以及多个介电层。第一盖层分别位于第一导体层的侧壁上。第二盖层分别位于介电层的侧壁上。
- 半导体器件及其制造方法-201610187524.5
- 南宫铉;金东谦;金廷奂;池正根;杨大光;柳志晚 - 三星电子株式会社
- 2016-03-29 - 2020-01-10 - H01L27/11582
- 本发明提供了一种半导体器件，其包括：衬底；衬底上的隧道绝缘图案；隧道绝缘图案上的电荷存储图案；电荷存储图案上的电介质图案，电介质图案的宽度小于电荷存储图案的宽度；电介质图案上的控制栅极，控制栅极的宽度大于电介质图案的宽度；以及控制栅极上的含金属栅极。
- 存储器结构及其制造方法-201610227245.7
- 赖二琨;蒋光浩 - 旺宏电子股份有限公司
- 2016-04-13 - 2020-01-07 - H01L27/11582
- 本发明公开了一种存储器结构及其制造方法。存储器结构包括一底氧化层、一第一导体层、一第一绝缘凹槽、多个绝缘层、多个第二导体层、一第二绝缘凹槽、一通道层以及一存储层。第一导体层位于底氧化层上。第一绝缘凹槽穿过第一导体层且位于底氧化层上，且第一绝缘凹槽具有一第一宽度。绝缘层位于第一导体层上。第二导体层与绝缘层交错叠层，且第二导体层和第一导体层电性隔离。第二绝缘凹槽穿过绝缘层和第二导体层且位于第一绝缘凹槽上，第二绝缘凹槽具有一第二宽度，且第二宽度大于第一宽度。通道层位于第二绝缘凹槽的至少一侧壁上。存储层位于通道层与第二导体层之间。
- 使用晶片到晶片接合的具有共享控制电路的三维（3D）闪存存储器-201910410297.1
- R·法斯托;K·哈斯纳特;P·马吉;O·容格罗特 - 英特尔公司
- 2019-05-17 - 2019-12-27 - H01L27/11582
- 本文公开了使用晶片到晶片接合的具有共享CMOS电路的三维(3D)闪存存储器。晶片到晶片接合用于形成三维(3D)存储器部件，例如在一个管芯上具有共享控制电路以访问多个管芯上的阵列的3D NAND闪存存储器。在一个示例中，非易失性存储装置包括第一管芯，该第一管芯包括非易失性存储单元的3D阵列和CMOS(互补金属氧化物半导体)电路。第二管芯与第一管芯垂直堆叠并接合，该第二管芯包括非易失性存储单元的第二3D阵列。第一管芯的CMOS电路的至少一部分用于访问第一管芯的非易失性存储单元的第一3D阵列和第二管芯的非易失性存储单元的第二3D阵列。
- 三维半导体存储器件-201910241621.1
- 金光洙;金俊亨;金是完;吴京泽 - 三星电子株式会社
- 2019-03-28 - 2019-12-20 - H01L27/11582
- 提供了一种三维半导体存储器件。所述三维半导体存储器件包括：设置在基底上并且在垂直于基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构，第一栅极堆叠结构和第二栅极堆叠结构包括彼此间隔地堆叠的栅电极；穿过第一栅极堆叠结构和第二栅极堆叠结构并被第一栅极堆叠结构和第二栅极堆叠结构围绕的贯穿区域；以及穿过第一栅极堆叠结构和第二栅极堆叠结构的垂直沟道结构，其中，第一栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第一接触焊盘，第二栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第二接触焊盘，第二接触焊盘中的至少一部分第二接触焊盘在贯穿区域的一侧与第一接触焊盘交叠。
- 非易失性存储器器件及其制造方法-201910241679.6
- 白石千;林根元 - 三星电子株式会社
- 2019-03-27 - 2019-12-17 - H01L27/11582
- 提供了一种用于制造非易失性存储器器件的方法。该方法包括：同时形成沟道孔和第一接触孔若干次，以实现期望的高深宽比。
- 防止选择性外延生长的硅损坏的3D NAND制备方法及获得的3D NAND闪存-201710724669.9
- 陆智勇 - 长江存储科技有限责任公司
- 2017-08-22 - 2019-12-17 - H01L27/11582
- 本发明提供了防止选择性外延生长的硅损坏的3D NAND制备方法及获得的3D NAND闪存，所述方法包括，从沟道孔制备工艺到栅极线槽磷酸刻蚀氮化物牺牲介质层的过程中，在至少一个沟道孔结构刻蚀进行前，去除Si衬底背面的膜层，并通过后续沉积的多晶硅将衬底前面和后面电连接以释放刻蚀过程中产生的电荷；从而防止磷酸刻蚀过程中发生电化学反应而对选择性外延生长的硅造成损坏。进而可以防止3D结构的崩塌，并且降低底部选择栅极失效率；获得更高的产品收得率。
- 半导体器件以及制造该半导体器件的方法-201510386546.X
- 李到显;李宰求;权永振;朴泳雨;李载德 - 三星电子株式会社
- 2015-06-30 - 2019-11-26 - H01L27/11582
- 一种半导体器件包括下层叠结构，该下层叠结构包括交替地且重复地层叠在衬底上的下栅电极和下绝缘层。该半导体器件包括上层叠结构，该上层叠结构包括交替地且重复地层叠在下层叠结构上的上栅电极和上绝缘层。下沟道结构穿透下层叠结构。上沟道结构穿透上层叠结构并连接到下沟道结构。下竖直绝缘体设置在下层叠结构和下沟道结构之间。下沟道结构包括连接到衬底的第一竖直半导体图案以及设置在第一竖直半导体图案上的第一连接半导体图案。上沟道结构包括电连接到第一竖直半导体图案的第二竖直半导体图案，其中第一连接半导体图案设置在第二竖直半导体图案与第一竖直半导体图案之间。
- 存储元件及其制造方法-201510261402.1
- 吴冠纬;张耀文;杨怡箴;卢道政 - 旺宏电子股份有限公司
- 2015-05-21 - 2019-11-26 - H01L27/11582
- 本发明公开了一种存储元件及其制造方法。存储元件包括基底、多个叠层结构、多个导体柱、多个电荷储存层以及多个第三导体层。叠层结构位于基底上，叠层结构沿着第一方向排列且沿着第二方向延伸，其中每一叠层结构包括多个第一导体层和多个介电层沿着第三方向相互交替叠层。每一导体柱位于相邻两个叠层结构之间的基底上。每一电荷储存层位于叠层结构与导体柱之间。每一第三导体层沿着第一方向延伸，与叠层结构交错于多个交错区域，且覆盖部分叠层结构和导体柱的顶部。叠层结构与第三导体层交错的每一交错区域具有空气间隙，且空气间隙沿着第三方向延伸。
- 半导体器件的制备方法-201610256875.7
- 梁海慧 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-04-22 - 2019-11-26 - H01L27/11582
- 本发明提供一种半导体器件的制备方法，先在一半导体衬底上通过交替沉积氧化层和氮化层而形成至少一层ONO叠层结构，然后对所述ONO叠层结构刻蚀而形成沟道通孔，而后在沟道通孔表面形成一层介质保护层，利用介质保护层来保护ONO叠层结构在后续湿法工艺中不变腐蚀，从而保证获得的沟道通孔的宽度及其侧壁表面的平整度，提高器件的性能和良率。
- 具有垂直沟道和气隙的半导体装置-201510359346.5
- 金森宏治;金青珍;朴泳雨;李宰求;李载德;崔茂林 - 三星电子株式会社
- 2015-06-25 - 2019-11-22 - H01L27/11582
- 提供了一种具有垂直沟道和气隙的半导体装置。字线形成在基底上。气隙设置在两条相邻的字线之间。沟道结构穿透字线和气隙。存储单元设置在每条字线和沟道结构之间。存储单元包括阻挡图案、电荷捕获图案和遂穿绝缘图案。阻挡图案共形地覆盖每条字线的顶表面、底表面和第一侧表面。所述第一侧表面与所述沟道结构相邻。电荷捕获图案仅设置在所述第一侧表面和沟道结构之间。
- 竖直存储器件-201910379389.8
- 金昶汎;金成勋 - 三星电子株式会社
- 2019-05-08 - 2019-11-19 - H01L27/11582
- 一种竖直存储器件包括：栅线结构，其包括其中形成有竖直沟道结构的单元区；以及第一连接区和第二连接区，它们在第一方向上分别布置在单元区的第一端和第二端。第一连接区和第二连接区中的每一个包括第一栅线的第一突起和第二栅线的第二突起，所述第一突起和所述第二突起与衬底的顶表面平行并且在垂直于第一方向的第二方向上布置为台阶。第二连接区的第一突起和第一连接区的第一突起关于单元区的中心线对角地布置，所述中心线平行于第一方向。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
