[发明专利]采用磷埋及深磷埋技术的双极型纵向NPN管制作工艺有效

专利信息
申请号: 200810025559.4 申请日: 2008-04-29
公开(公告)号: CN101276784A 公开(公告)日: 2008-10-01
发明(设计)人: 苏卡;邓晓军;卜惠琴 申请(专利权)人: 无锡友达电子有限公司
主分类号: H01L21/8222 分类号: H01L21/8222;H01L21/331;H01L21/76
代理公司: 南京经纬专利商标代理有限公司 代理人: 叶连生
地址: 214028江苏省无锡市国家*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 采用磷埋及深磷埋技术的双极型纵向NPN管制作工艺是一种在双极型纵向NPN管制作工艺中采用磷埋及深磷埋技术的工艺方法,为了减小NPN管饱和压降,提高电路输出功率。采用磷埋及深磷埋技术的双极型纵向NPN管制作工艺,即在制作NPN管的双极工艺中采用磷埋层及深磷埋技术。采用磷埋及深磷埋技术与常规采用锑埋技术芯片面积大小相同,不需额外增加芯片面积,仅工艺过程有所不同。采用磷埋及深磷埋工艺制作NPN管的材料片为P型<111>晶向,电阻率为10~20Ω·cm,而采用深磷埋技术后,由于深磷埋的上翻作用,可以有效的补偿深磷扩散较深时的浓度与体积,从而消除了深磷与埋层接触处电阻偏大的瓶颈问题。
搜索关键词: 采用 深磷埋 技术 双极型 纵向 npn 制作 工艺
【主权项】:
1.一种采用磷埋及深磷埋技术的双极型纵向NPN管制作工艺,其特征在于该工艺具体如下:a.投料:            采用P型基片,晶向为<111>,b.氧化:            在基片表面氧化,氧化厚度c.磷埋光刻、腐蚀:  在纵向NPN管N埋部位刻出光刻窗口,d.磷埋注入:        注入部位为纵向NPN管N埋区,注入能量50KeV~                    120KeV,注入剂量8E14~1.2E15,杂质为磷,e.磷埋退火:        退火温度为1050℃~1200℃,先通280~320分钟氮气,                    再通110~130分钟氧气,f.硼埋光刻、注入:  注入部位为隔离槽区,注入能量50KeV~100KeV,                    注入剂量2E14~1E15,杂质为硼,g.深磷埋光刻、注入:注入部位为纵向NPN管集电区,注入能量50KeV~                    120KeV,注入剂量1E15~4E15,杂质为磷,h.深磷埋退火:      退火温度1050℃~1200℃,通入55~65分钟氮气,i.外延:            在纵向NPN管集电区部位外延,厚度5~10微米,                    电阻率2~4Ω·CM,j.深磷扩散:        扩散部位为NPN管集电区,深磷预扩1000℃~1100℃,                    先通4~6分钟氮气和氧气,接着通35~45分钟磷源,最后                    通4~6分钟氮气和氧气;深磷再扩为1100℃~1200℃,先                    通4~6分钟氧气,接着通65~75分钟氢气和氧气,最后通                    4~6分钟氧气,k.隔离扩散:        扩散部位为隔离槽,目的是与硼埋对通,隔离预扩为600                    ℃~900℃,先通8~12分钟氮气和氧气,接着通22~28                    分钟硼源,最后通8~12分钟氮气和氧气;隔离再扩为1100                    ℃~1200℃,通入8~12分钟氮气和氧气,l.P-、基区注入:    注入部位为P-电阻区、基区电阻区及NPN管基区,P-注入                    能量50KeV~100KeV,剂量为1E13~3E13,杂质为硼;                    基区注入能量50KeV~100KeV,剂量为2E14~4E14,杂                    质为硼,m.P+注入:          注入部位为横向PNP管发射区,集电区,注入能量为50KeV~                    100KeV,剂量为8E14~2E15,杂质为硼,n.P+退火:          退火温度1050℃~1200℃,通入25~35分钟氮气,o.发射区扩散:      扩散部位为NPN管集电极欧姆接触区及发射区,发射区予                    扩为900℃~1100℃,先通4~6分钟氮气和氧气,接着通                    12~18分钟磷源,最后通4~6分钟氮气和氧气;发射区再                    扩为900℃~1100℃,先通4~6分钟氧气,接着通25~35                    分钟氢气和氧气,最后通4~6分钟氧气,p.接触孔光刻、腐蚀:采用干法加湿法的方法刻蚀,以形成良好的表面状态,q.一铝溅射:        在基片表面上溅射0.8~1.2微米铝硅,r.介质淀积:        在基片表面上淀积10000~20000埃氮化硅,s.通孔光刻、刻蚀:  刻出一铝与二铝之间连接的通孔区域,t.二铝溅射:        溅射1.2~2微米铝硅,采用厚铝,为提高电路能力,u.压点光刻、刻蚀:  刻出芯片压点区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡友达电子有限公司,未经无锡友达电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810025559.4/,转载请声明来源钻瓜专利网。

同类专利
  • 一种三端固定负输出电压调整器制作方法-202310919205.9
  • 张宝华 - 无锡天和电子有限公司
  • 2023-07-26 - 2023-10-24 - H01L21/8222
  • 本申请提供的一种三端固定负输出电压调整器制作方法,其引入高浓度特硼掺杂工艺制作电压基准电路中的齐纳二极管,确保得到性能优异的内部基准源Vref;使用高浓度深结硼掺杂工艺,制作超β横向LPNP晶体管,将超β横向LPNP晶体管的掺杂特硼结深控制到5um,确保LPNP晶体管的放大倍数HFE将达到50~60倍,有效的提升了电路内部LPNP得性能,提高了LPNP管的发射效率,而且还保持了LPNP晶体管的原有高击穿电压BVCE0特性,得到了较普通LPNP晶体管性能更为优异的超β横向LPNP晶体管,并由此组成稳定性更强的内部恒流源和误差放大器,从而提高器件的稳定系数。
  • 一种高压无串扰达林顿晶体管及其制备方法-202310398656.2
  • 陈烨;许柏松;王金富;韩笑;赵飞;陈磊 - 江苏新顺微电子股份有限公司
  • 2023-04-14 - 2023-08-01 - H01L21/8222
  • 本发明提供一种高压无串扰达林顿晶体管器件及其制备方法,采用组合终端结构有效避免了电场终端边缘集中效应,有效的提升了器件击穿电压,保障电压达到850V以上;T1和T2管之间设置有N型隔离截止条结构,有效的抑制了高压达林顿晶体管的放大串扰异常,提升功放电路的增益,避免谐波丢失异常;T2管开出一个环型结构,并联形成一个加速二极管回路,用于达林顿晶体管关断过程中发射极中积累的超量电荷的复合及泄放,降低电源的开关损耗,提高功率变换器的效率和功率密度。
  • 半导体器件及其制备方法-202310279233.9
  • 曾大杰;高宗朋 - 上海鼎阳通半导体科技有限公司
  • 2023-03-22 - 2023-06-23 - H01L21/8222
  • 本发明涉及一种半导体器件及其制备方法,半导体器件的制备方法包括:提供一半导体衬底;于半导体衬底内第一元件区域形成第一元件第一导电类型区;于半导体衬底内第二元件区域形成第一导电类型沟道区,第一元件第一导电类型区的掺杂浓度小于第一导电类型沟道区的掺杂浓度,第一元件第一导电类型区和第一导电类型沟道区至少部分处于同一水平面。上述半导体器件的制备方法,使得半导体器件能兼顾第一元件的反向恢复特性和第二元件的低闩锁效应,在保证第二元件的较低闩锁效应的情况下,能够提高第一元件的反向恢复特性。
  • 半导体结构及其制作方法-201980102498.3
  • 程凯 - 苏州晶湛半导体有限公司
  • 2019-12-05 - 2023-06-06 - H01L21/8222
  • 本申请提供了一种半导体结构及其制作方法,制作方法中,提供第一P型半导体层,在第一P型半导体层上依次形成N型半导体层与第二P型半导体层,第一P型半导体层、N型半导体层以及第二P型半导体层都包括GaN基材料;其中,所提供的第一P型半导体层中,控制上表面为Ga面;形成N型半导体层时,控制上表面为N面;形成第二P型半导体层时,控制上表面为N面。利用湿法刻蚀的方向性,使得从第二P型半导体层的N面开始刻蚀,自动停止于第一P型半导体层的Ga面,可以避免第一P型半导体层的过刻蚀以及空穴载流子浓度下降。之后干法刻蚀第二P型半导体层,停止于N型半导体层的上表面,有利于降低N型半导体层的电连接结构的接触电阻。
  • 反向电压40V或60V桥式整流电路的集成制作方法-202010166234.9
  • 张志向;邓春茂 - 天水天光半导体有限责任公司
  • 2020-03-11 - 2023-06-02 - H01L21/8222
  • 本发明是一种反向电压40V或60V桥式整流电路的集成制作方法,步骤为:a、衬底硅片清洗b、初始氧c、埋层光d、注入砷e、砷退火f、漂片g、清洗:h、初始氧化i、下隔离光刻j、注入硼,k、下隔离推结m、漂片n、清洗o、外延,P、衬底硅片清洗Q、初始氧化R、上隔离光刻T、硼扩散U、隔离扩散V、漂硼硅玻璃W、清洗X、氧化Y、N+光刻Z、清洗AA、磷扩散BB、磷再扩散CC、P+环光刻DD、硼离子注入EE、退火FF、引线孔光刻GG、清洗HH、Ni势垒金属蒸发II、硅化物形成JJ、Ni硅化物腐LL、正面金属Al蒸发MM、金属反刻。优点:采用这种工艺电路一致性好,封装体积小,封装良率高。
  • 一种RC-IGBT器件及其制备方法-202210814720.6
  • 马千成;刘杰 - 深圳芯能半导体技术有限公司
  • 2022-07-12 - 2022-10-21 - H01L21/8222
  • 本申请属于功率器件技术领域,提供了一种RC‑IGBT器件及其制备方法,其中,在N型衬底层的正面设置第一沟槽和第二沟槽,分别用于形成第一多晶硅和第二多晶硅;在第一沟槽和第二沟槽之间的N型衬底层上注入P型掺杂离子形成P型阱区,在P型阱区上形成多个互不接触的N型源极区,通过在多个N型源极区的位置形成多个短条状的接触孔,从而通过接触孔在P型阱区内注入P型掺杂离子,以形成二极管阳极区,达到减小二极管的有效面积的目的,从而减小二极管的反向恢复电流,解决了常规RC‑IGBT受限于集成二极管时会面临反向恢复电流较大的问题。
  • 半导体结构及其制造方法-201810686366.7
  • 马瑞吉;杨国裕 - 联华电子股份有限公司
  • 2018-06-28 - 2022-05-17 - H01L21/8222
  • 本发明公开一种半导体结构及其制造方法,该半导体结构包括基底、双极结晶体管、第一内连线结构与第二内连线结构。基底具有彼此相对的第一面与第二面。双极结晶体管位于基底的第一面。双极结晶体管包括集极、基极与射极。集极设置在基底中。基极设置在基底上。射极设置在基极上。第一内连线结构位于基底的第一面,且电连接至基极。第二内连线结构位于基底的第二面,且电连接至集极。第一内连线结构更延伸至基底的第二面。第一内连线结构与第二内连线结构分别在基底的第二面电连接至外部电路。上述半导体结构可具有较佳的整体效能。
  • 整合FRD的IGBT器件及其制造方法-202210035642.X
  • 徐守一;陈广乐;蔡铭进 - 厦门芯达茂微电子有限公司
  • 2022-01-13 - 2022-04-12 - H01L21/8222
  • 本发明提供一种整合FRD的IGBT器件的制造方法,其包括在衬底的正面形成保护环;在衬底的正面设置氧化层;在部分的衬底的正面设置多个栅极;在栅极之间设置P型阱层;在部分的P型阱层的正面设置N型发射层;在N型发射层、栅极和氧化层的正面设置介质层;注入N导电类型的离子和P导电类型的离子;进行重金属掺杂工艺;在介质层的正面设置金属发射极,和在第一N型层的正面设置FRD阴极。借此,IGBT器件无需外加FRD器件,在封装时能减少寄生参数,提高芯片可靠性,并能节省封装面积使得封装更加灵活。并且,通过引入重金属掺杂,可以降低载流子寿命,提高载流子的复合速度,从而提高开关速度。
  • 半导体结构及其形成方法-201710304620.8
  • 李勇 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
  • 2017-05-03 - 2021-03-09 - H01L21/8222
  • 一种半导体结构及其形成方法,形成方法包括:提供衬底;在衬底上形成图形化的掩膜层;以掩膜层为掩膜刻蚀部分厚度的衬底,在衬底内形成沟槽;形成填充满沟槽的栅介质层;形成栅介质层后,去除掩膜层;去除掩膜层后,在衬底上形成栅极层,栅极层覆盖栅介质层;在栅极层两侧的衬底内形成源区和漏区。相比在衬底上形成栅介质的方案,本发明刻蚀部分厚度的衬底,在所述衬底内形成沟槽之后,形成填充满所述沟槽的栅介质层,因此将半导体结构的带‑带隧穿(Band to Band Tunneling)转变为直接隧穿(Direct Tunneling),从而提高半导体结构的导通电流,进而提高半导体结构的电学性能。
  • 用于双极晶体管的集成电路结构的制造-201710474531.8
  • 夫厚尔·杰恩;刘岂之 - 格罗方德半导体公司
  • 2017-06-21 - 2020-10-20 - H01L21/8222
  • 本发明涉及用于双极晶体管的集成电路结构的制造,依据本发明的方法可包括:提供衬底,该衬底包括:第一半导体区域、第二半导体区域,以及横向位于该第一半导体区域与第二半导体区域之间的沟槽隔离(TI);在该衬底的该沟槽隔离及该第二半导体区域上形成晶种层,使该衬底的该第一半导体区域暴露;在该衬底及该晶种层上形成外延层,其中,该外延层包括:位于该衬底的该第一半导体区域上方的第一半导体基极材料,以及位于该晶种层上方的外部基极区;在该外部基极材料及该晶种层内形成开口以暴露该第二半导体区域的上表面;以及在该开口中形成第二半导体基极材料。
  • 一种多晶硅表面粗糙度的处理方法-202010568524.6
  • 葛洪磊;梁永杰;刘如征;陈宝忠;刘存生;刘依思 - 西安微电子技术研究所
  • 2020-06-19 - 2020-09-18 - H01L21/8222
  • 本发明公开了一种多晶硅表面粗糙度的处理方法,属于半导体集成电路领域,在进行多晶前层氧化工艺前,对待氧化的硅片进行酸液预处理和对氧化设备进行氧化预处理,多晶前层氧化后,间隔一定时间进行多晶淀积工艺,所述间隔时间小于2h。本发明方法通过优化清洗工艺流程,控制氧化工艺细节,解决了该类多晶硅表面的多晶粗糙问题,显著改善了多晶硅的表面质量,提高产品的可靠性及稳定性,同时可用于解决其它类型的多晶粗糙问题。
  • 制造单向负阻ESD保护器件的方法及单向负阻ESD保护器件-202010385095.9
  • 庄翔;张超 - 捷捷半导体有限公司
  • 2020-05-09 - 2020-08-14 - H01L21/8222
  • 本发明提供了一种制造单向负阻ESD保护器件的方法及单向负阻ESD保护器件,方法包括:在衬底的正面外延生长外延层;在外延层内形成与衬底正面相接触的第一阱区,对第一阱区进行高温退火;在外延层内形成第一阱区外的其他区域,同步形成第二阱区与第三阱区,对第二阱区和第三阱区进行高温退火;在第一阱区内形成第一掺杂区;在第二阱区内形成第二掺杂区,及,在第三阱区内形成第三掺杂区,对第二掺杂区与第三掺杂区进行高温退火;在退火后的外延层、第一掺杂区、第二掺杂区与第三掺杂区的表面形成的层间介质层上形成接触孔;在接触孔溅射金属,以在接触孔上方形成第一电极以及第二电极;在衬底的背面形成第三电极。可以提高浪涌防护能力。
  • 一种制作静电放电保护器件的方法及静电放电保护器件-202010385238.6
  • 庄翔;张超 - 捷捷半导体有限公司
  • 2020-05-09 - 2020-07-17 - H01L21/8222
  • 本发明提供了一种制作静电放电保护器件的方法及静电放电保护器件,包括:在半导体衬底的正面外延生长半导体外延层;在半导体外延层内通过预设工艺流程同时形成第一阱区以及第二阱区并进行高温退火;在第一阱区及第三阱区内通过预设工艺流程分别形成第一掺杂区和第二掺杂区并进行高温退火;在退火后形成的层间介质层上,通过预设工艺流程形成掺杂区接触孔;在掺杂区接触孔溅射金属形成第一电极以及第二电极;通过塑封芯片级封装工艺,在第一电极及第二电极上方分别形成第一金属柱和第二金属柱,以及,在第一金属柱及第二金属柱上方分别形成第一金属凸点和第二金属凸点;减薄半导体衬底的背面、塑封形成六面包封。可以提高浪涌保护能力。
  • 单向放电管的制作方法-201710764626.3
  • 何飞 - 常州银河世纪微电子股份有限公司
  • 2017-08-30 - 2020-07-17 - H01L21/8222
  • 本发明公开了一种单向放电管的制作方法,其特征在于,包括以下步骤:一次氧化;一次光刻:在SiO2钝化层上刻掉一部分用于局部掺杂的掺杂区;一次磷掺杂:在上述掺杂区进行淡磷掺杂,形成第三区域;一次硼掺杂:在对上述掺杂区进行淡磷掺杂后,再次对上述掺杂区进行浓硼掺杂,形成第四区域;二次磷掺杂:对硅器件的背面进行大面积浓磷掺杂,形成第一区域,第一区域与第三区域之间的无掺杂的本征硅器件构成第二区域;表面钝化:对硅器件的上表面进行钝化。本发明的方法工序简单,无需进行双面光刻,全程只需要3次光刻就能形成所需要的产品结构,使用该方法制备的单向放电管具有过压保护功能。
  • 双向瞬态电压抑制器件及其制造方法-201510303267.2
  • 李理;马万里;赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2015-06-05 - 2019-08-06 - H01L21/8222
  • 本发明提供了一种双向瞬态电压抑制器件及其制造方法,方法包括:在硅片的上表面上制备第一掺杂硅层;在硅片的下表面上制备第二掺杂硅层;在所述硅片上刻蚀多个沟槽,并在每个沟槽内填充氧化硅;去除填充氧化硅后的硅片表面的氧化硅,并制备介质层;制备多个金属孔,并在所述第二掺杂硅层的下表面上制备金属层;将所述多个金属孔等分为两部分,分别作为第一输入/输出端口和第二输入/输出端口,将所述金属层作为第三输入/输出端口。通过本发明的技术方案,可以在提高瞬态电压抑制器件性能的同时降低瞬态电压抑制器件的制造成本。
  • 静电保护结构及其制作方法、芯片及其制作方法-201510181796.X
  • 朱虹;蔡春兰 - 上海箩箕技术有限公司
  • 2015-04-16 - 2019-03-05 - H01L21/8222
  • 一种静电保护结构及其制作方法、芯片及其制作方法。其中,所述静电保护结构的制作方法包括:提供第一掺杂类型的衬底;在所述衬底中形成第二掺杂类型的深阱区;在所述深阱区中形成第一掺杂类型的第一阱区;在所述第一阱区中形成第二掺杂类型的第一重掺杂区,所述深阱区和所述第一阱区构成第一PN结二极管;在所述衬底中形成第二掺杂类型的第二阱区;在所述第二阱区中形成第一掺杂类型的第二重掺杂区,所述衬底和所述第二阱区构成第二PN结二极管。所述静电保护结构的制作方法能够形成低漏电性能和高静电保护作用的静电保护结构。
  • 具有反向导通结构的Trench IGBT的制备方法-201310511559.6
  • 邓小社;芮强;张硕;王根毅 - 无锡华润上华科技有限公司
  • 2013-10-24 - 2018-10-12 - H01L21/8222
  • 本发明公开了一种具有反向导通结构的Trench IGBT的制备方法,包括如下步骤:提供第一圆片,在第一圆片的第一表面依次形成N buffer区域和高掺杂的N+区域;提供第二圆片,并将第一圆片和第二圆片键合,其中,第一圆片的第一表面与第二圆片直接接触;对第一圆片的第二表面进行减薄抛光至所需厚度;在第一圆片的第二表面完成Trench IGBT正面结构;将键合在一起的第一圆片和第二圆片分开,在第一圆片的第一表面依次形成P+层和背面金属层。这种具有反向导通结构的Trench IGBT的制备方法,通过第一圆片和第二圆片的键合,先进行减薄,接着完成Trench IGBT正面结构,从而不需要超薄片的光刻,显影等光刻设备,工艺简单。
  • 一种RC-IGBT的背面设计-201721817507.1
  • 戚丽娜;张景超;俞义长 - 江苏宏微科技股份有限公司
  • 2017-12-22 - 2018-07-10 - H01L21/8222
  • 本实用新型提供一种RC‑IGBT的背面设计,包括背面注入使用两层光刻版,一层用于N+注入,一层用于P+注入,最终背面N+掺杂区呈T型结构,实现寄生二极管VF可调,IGBT压降可调,正向导通时起到抑制甚至是消除Snapback现象的作用,两层光刻版,第一层用于阻挡N+注入,未阻挡部分开口尺寸L1,第二层用于阻挡P+注入,阻挡部分开口尺寸L2,L1>L2,通过调整L1和L2的尺寸可以调整寄生二极管VF,IGBT压降及snapback曲线,本实用新型结构简单,通过增加一次背面光刻注入工艺,背面注入两张光刻版的尺寸设计和组合,即可实现寄生二极管VF可调,IGBT压降可调,正向导通时起到抑制甚至是消除Snapback现象的作用,增加了设计的灵活度。
  • 一种RC‑IGBT的背面设计-201711408753.6
  • 戚丽娜;张景超;俞义长;井亚会;林茂;朱洪杰;刘利峰;赵善麒 - 江苏宏微科技股份有限公司
  • 2017-12-22 - 2018-04-20 - H01L21/8222
  • 本发明提供一种RC‑IGBT的背面设计,包括背面注入使用两层光刻版,一层用于N+注入,一层用于P+注入,最终背面N+掺杂区呈T型结构,实现寄生二极管VF可调,IGBT压降可调,正向导通时起到抑制甚至是消除Snapback现象的作用,两层光刻版,第一层用于阻挡N+注入,未阻挡部分开口尺寸L1,第二层用于阻挡P+注入,阻挡部分开口尺寸L2,L1>L2,通过调整L1和L2的尺寸可以调整寄生二极管VF,IGBT压降及snapback曲线,本发明结构简单,通过增加一次背面光刻注入工艺,背面注入两张光刻版的尺寸设计和组合,即可实现寄生二极管VF可调,IGBT压降可调,正向导通时起到抑制甚至是消除Snapback现象的作用,增加了设计的灵活度。
  • 一种逆导型IGBT器件的制备方法-201210559699.6
  • 张朝阳 - 上海宝芯源功率半导体有限公司
  • 2012-12-20 - 2014-06-25 - H01L21/8222
  • 本发明提供一种逆导型IGBT器件的制备方法,首先提供一半导体衬底,通过外延工艺及离子注入及退火工艺于所述半导体衬底表面形成重掺杂P型区及重掺杂N型区,以制备出IGBT的集电极和快速恢复二极管的阴极;然后于上述结构表面外延N型漂移区;接着基于所述N型漂移区进行IGBT制备的正面工艺;然后去除所述半导体衬底;最后对所述IGBT的集电极和快速恢复二极管的阴极进行金属化。本发明通过采用外延技术和离子注入工艺,在不需要大量投资背面薄片工艺设备地前提下,实现了IGBT/FRD的芯片级集成,大大地降低了器件的面积,提高了良品率,并且大大地降低了工艺成本。本发明与常规的MOS工艺兼容,适用于工业生产。
  • 一种兼容集成制造硅晶体二极管三极管的方法-201210383748.5
  • 陈福元;毛建军;胡煜涛;朱志远;王铮;任亮;杨希望 - 杭州杭鑫电子工业有限公司
  • 2012-10-11 - 2013-02-06 - H01L21/8222
  • 本发明公开了一种兼容集成制造硅晶体二极管三极管的方法。它包括如下步骤:在N-/N+型硅片的N-面上氧化、光刻、扩散入P型杂质,形成硅晶体三极管的P+型基区(B)和硅晶体二极管的P+型正极(+)区;在硅晶体三极管的P+型基区(B)上定域扩散入N型杂质,形成三极管的发射区(E),同时于硅晶体二极管的P+型正极(+)区周围选择扩散入N+型杂质,形成硅晶体二极管的负极(-)区;在各杂质扩散区上光刻开出引线孔、蒸发铝金属、光刻电极内引线、合金,制成硅晶体二极管三极管的集成芯片。本发明简化了集成工艺流程,降低生产成本,提高产品性价比。
  • 半导体基板、半导体基板的制造方法及电子器件-201080021283.8
  • 市川磨 - 住友化学株式会社
  • 2010-05-19 - 2012-04-25 - H01L21/8222
  • 本发明提供一种半导体基板,其具有:第1半导体、及在第1半导体的上方形成的第2半导体;第2半导体具有:显示P型的传导型杂质或显示N型的传导型的第1杂质原子,和使所述第2半导体的费米能级接近于所述第2半导体不具有所述第1杂质原子时的费米能级的第2杂质原子。作为一个例子,该第2半导体的多数载流子是电子,第2杂质原子使具有第1杂质原子的第2半导体的费米能级下降。第2半导体是3-5族化合物半导体,第2杂质原子也可为选自铍、硼、碳、镁、及锌构成的组中的至少一种。
  • 半导体基板、半导体基板的制造方法、和电子器件-201080014399.9
  • 市川磨 - 住友化学株式会社
  • 2010-04-02 - 2012-03-07 - H01L21/8222
  • 本发明提供适于在单一半导体基板上形成HBT和FET之类的多个不同种类的器件的化合物半导体基板。所述半导体基板包括:第1半导体、形成于第1半导体上的具有电子捕获中心或空穴捕获中心的载流子阱层、在载流子阱层上外延生长且作为自由电子或自由空穴移动的通道发挥功能的第2半导体、以及第3半导体,所述第三半导体包含在第2半导体上外延生长而成的以N型半导体/P型半导体/N型半导体表示的层叠体、或在所述第2半导体上外延生长而成的以P型半导体/N型半导体/P型半导体表示的层叠体。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top