[发明专利]双向瞬态电压抑制器件及其制造方法有效
| 申请号： | 201510303267.2 | 申请日： | 2015-06-05 |
| 公开（公告）号： | CN106298653B | 公开（公告）日： | 2019-08-06 |
| 发明（设计）人： | 李理;马万里;赵圣哲 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/8222 | 分类号： | H01L21/8222;H01L27/02 |
| 代理公司： | 北京友联知识产权代理事务所(普通合伙) 11343 | 代理人： | 尚志峰;汪海屏 |
| 地址： | 100871 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种双向瞬态电压抑制器件及其制造方法，方法包括：在硅片的上表面上制备第一掺杂硅层；在硅片的下表面上制备第二掺杂硅层；在所述硅片上刻蚀多个沟槽，并在每个沟槽内填充氧化硅；去除填充氧化硅后的硅片表面的氧化硅，并制备介质层；制备多个金属孔，并在所述第二掺杂硅层的下表面上制备金属层；将所述多个金属孔等分为两部分，分别作为第一输入/输出端口和第二输入/输出端口，将所述金属层作为第三输入/输出端口。通过本发明的技术方案，可以在提高瞬态电压抑制器件性能的同时降低瞬态电压抑制器件的制造成本。 | ||
| 搜索关键词： | 双向 瞬态 电压 抑制 器件 及其 制造 方法 | ||
【主权项】：
1.一种双向瞬态电压抑制器件的制造方法，其特征在于，包括：在硅片的上表面上制备第一掺杂硅层；在硅片的下表面上制备第二掺杂硅层；在所述硅片上刻蚀多个沟槽，并在每个沟槽内填充氧化硅；去除填充氧化硅后的硅片表面的氧化硅，并制备介质层；制备多个金属孔，并在所述第二掺杂硅层的下表面上制备金属层；将所述多个金属孔等分为两部分，分别作为第一输入/输出端口和第二输入/输出端口，将所述金属层作为第三输入/输出端口；所述在所述硅片上刻蚀多个沟槽，包括：在所述第一掺杂硅层上制备掩膜材料，以形成掩膜图形；对形成掩膜图形的硅片进行刻蚀，以形成所述多个沟槽；所述制备多个金属孔，包括：在所述介质层上制备掩膜材料，以刻蚀形成多个介质孔；使用金属材料填充每个所述介质孔，以得到所述多个金属孔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510303267.2/，转载请声明来源钻瓜专利网。
- 上一篇：晶片的加工方法
- 下一篇：金属氧化物功率器件的制备方法及金属氧化物功率器件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
