[发明专利]用于技术缩放的MRAM集成技术有效
| 申请号： | 201480068613.7 | 申请日： | 2014-12-12 |
| 公开（公告）号： | CN105830161B | 公开（公告）日： | 2019-04-23 |
| 发明（设计）人： | X·李;Y·陆;S·H·康 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C11/16 | 分类号： | G11C11/16;H01L43/08;H01L43/12 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 亓云 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种与缩小设备技术兼容的磁阻性随机存取存储器(MRAM)集成，包括通过一个或多个逻辑元件在共用层间金属电介质(IMD)层中形成的磁性隧道结(MTJ)。该MTJ连接至底部IMD层中的底部金属线和顶部通孔，该顶部通孔连接至顶部IMD层。该MTJ基本上在被配置成分隔该共用IMD层和底部IMD层的一个或多个底部盖层与被配置成分隔该共用IMD层和顶部IMD层的一个或多个顶部盖层之间延伸。MTJ可包括顶部电极，用以连接至顶部通孔或通过用于较小设备技术的硬掩模直接连接至顶部通孔。逻辑元件包括通孔、金属线、和半导体器件。 | ||
| 搜索关键词： | 用于 技术 缩放 mram 集成 | ||
【主权项】：
1.一种磁阻式随机存取存储器，包括：通过一个或多个逻辑元件在共用层间金属电介质层中形成的磁性隧道结，其中所述磁性隧道结连接至底部层间金属电介质层中的底部金属线和顶部通孔，所述顶部通孔连接至顶部层间金属电介质层，其中所述磁性隧道结与所述顶部通孔直接物理接触，其中所述磁性隧道结在被配置成分隔所述共用层间金属电介质层和所述底部层间金属电介质层的一个或多个底部盖层与被配置成分隔所述共用层间金属电介质层和所述顶部层间金属电介质层的一个或多个顶部盖层之间延伸。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480068613.7/，转载请声明来源钻瓜专利网。
- 上一篇：绝缘电线
- 下一篇：集音装置、集音装置的输入信号校正方法以及移动设备信息系统
- 同类专利
- 具有增强热稳定性的自旋轨道扭矩MRAM存储器单元-201880018109.4
- G·米哈伊洛维奇;C·H·曾 - 闪迪技术有限公司
- 2018-02-28 - 2019-11-12 - G11C11/16
- 平面内SOT MRAM非易失性存储器单元由于相邻的反铁磁层提供的矫顽钉扎而具有増强的热稳定性，该反铁磁层的厚度小于提供交换偏置所需的最小临界厚度。
- 一种电压控制的磁各向异性磁性随机存储器及其判断方法-201711051925.9
- 沈灵;蒋宇;严慧婕;温建新 - 上海集成电路研发中心有限公司;成都微光集电科技有限公司
- 2017-10-30 - 2019-10-25 - G11C11/16
- 本发明公开了一种电压控制的磁各向异性磁性随机存储器，包括虚拟阵列、存储阵列和外围电路，所述存储阵列包括X行Y列的存储单元，所述虚拟阵列包括X行单列的虚拟单元，所述外围电路包含至少一个数据采样‑判决‑输出电路，所述数据采样‑判决‑输出电路中包括串联的灵敏放大器电路和逻辑电路，所述虚拟阵列和存储阵列同时连接到所述外围电路中的数据采样‑判决‑输出电路中。本发明通过添加虚拟阵列，改变灵敏放大器电路中差分两路的宽长比比值，有效解决了电压控制的磁各向异性磁性随机存储器存储状态无法确定的问题，还能够避免在不同工艺条件下存在的电阻值偏移风险。
- 控制电路、半导体存储器装置、信息处理装置及控制方法-201880015577.6
- 手冢宙之 - 索尼半导体解决方案公司
- 2018-02-14 - 2019-10-25 - G11C11/16
- 提供一种能够在抑制功耗和成本增加的同时可靠地产生参考电位的控制电路。所提供的控制电路执行控制以将设置为预定电阻状态的第二参考元件与读出放大器分离，第二参考元件与设置为预定电阻状态的第一参考元件不同，并且在产生用于通过读出放大器从存储器单元读取的数据的参考电位时与读出放大器连接。
- 用于改进磁存储器中的基于自旋轨道耦合的切换的设备-201910155799.4
- T.戈萨维;S.马尼帕特鲁尼;K.奥古茨;I.扬;D.尼科诺夫;林家庆 - 英特尔公司
- 2019-03-01 - 2019-10-18 - G11C11/16
- 提供了一种设备，其包括：磁结，具有带有第一磁化(例如垂直磁化)的磁体；第一结构，与磁结相邻，其中第一结构包括金属(例如Hf、Ta、W、Ir、Pt、Bi、Cu、Mo、Gd、Ge、Ga或Au)；互连，与第一结构相邻；以及第二结构，与互连相邻，使得第一结构和第二结构处于互连的相对表面上，其中第二结构包括具有与第一磁化充分地不同的第二磁化(例如平面内磁化)的磁体。
- 从亚铁磁稀土过渡金属(RE-TM)合金形成的自旋转移切换磁性元件-201580019582.0
- W-C·陈;X·朱;C·朴;S·H·康 - 高通股份有限公司
- 2015-03-02 - 2019-10-18 - G11C11/16
- 一种磁性隧道结(MTJ)包括从亚铁磁稀土过渡金属(RE‑TM)合金形成的自由层，该亚铁磁RE‑TM合金具有由RE‑TM合金的稀土(RE)成分的亚晶格力矩主导的净力矩。该MTJ进一步包括从稀土过渡金属(RE‑TM)合金形成的钉扎层，该RE‑TM合金具有由RE‑TM合金的稀土(RE)成分的亚晶格力矩主导的净力矩，该钉扎层包括一个或多个非晶薄插入层以使得自由层和钉扎层的净磁矩很低或接近于零。
- 磁存储器-201610811820.8
- 与田博明;下村尚治;大泽裕一;大坊忠臣;井口智明;白鸟聪志;山百合;上口裕三 - 株式会社东芝
- 2016-09-09 - 2019-10-11 - G11C11/16
- 本发明涉及磁存储器，具备：导电层，具有第1端子及第2端子；多个磁阻元件，相互间隔地配置于所述第1端子与所述第2端子之间的所述导电层，各磁阻元件具有参照层、配置于所述参照层与所述导电层之间的存储层以及配置于所述存储层与所述参照层之间的非磁性层；以及电路，对所述多个磁阻元件的所述参照层施加第1电位，并且使第1写入电流在所述第1端子与第2端子之间流过，对所述多个磁阻元件中的应该写入数据的磁阻元件的所述参照层施加第2电位并且使与所述第1写入电流反向的第2写入电流在所述第1端子与第2端子之间流过。
- 磁存储装置-201811038072.X
- 上田善宽 - 东芝存储器株式会社
- 2018-09-06 - 2019-09-27 - G11C11/16
- 实施方式提供一种能够进行稳定的读取动作的磁存储装置。实施方式的磁存储装置具备：磁性存储细线(MML)，该磁性存储细线是线性磁性体，且具有磁化方向可变的第1磁区及第2磁区；磁阻效应元件(11)，具有与第1磁区的磁化方向对应的第1电阻、或与第2磁区的磁化方向对应的第2电阻的任一者；以及读取电路(40)，将磁阻效应元件(11)具有的第1电阻、与磁阻效应元件(11)具有的第2电阻加以比较。读取电路(40)在第1电阻与第2电阻不变时，输出第1数据，在第1电阻与第2电阻不同时，输出第2数据。
- 源极线布局与磁隧道结（MTJ）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻-201680024281.1
- 朱小春;鲁宇;朴禅度;康相赫 - 高通股份有限公司
- 2016-03-28 - 2019-08-30 - G11C11/16
- 公开了磁隧道结(MTJ)存储器位单元，其将源极线布局与存取晶体管节点尺寸解耦，以促进减小的接触电阻。在一个示例中，提供了MTJ存储器位单元(500B)，其包括源极板(508)，该源极板设置在用于存取晶体管(512)的源极节点(S)的源极接触件(502)上方并与该源极接触件接触。源极线(516)设置在源极板上方并与源极板接触以将源极线电连接到源极节点。源极板允许将源极线提供于比存取晶体管的源极接触件和漏极接触件更高的金属层级中，使得源极线不与源极接触件物理接触(即，解耦)。这允许源极线和漏极列之间的间距从源极节点和漏极节点的宽度被释放而不必增加接触电阻。
- 实现快速脉冲操作-201910122542.9
- 古尔特杰·S·桑胡;韦恩·I·肯尼 - 美光科技公司
- 2019-02-13 - 2019-08-23 - G11C11/16
- 本申请案是针对实现快速脉冲操作。描述用于实现快速脉冲操作的方法、系统及装置。可确定选择组件的阈值电压以及响应于由外部源产生的电压而施加到选择组件以达到阈值电压的电压的必需持续时间。所述阈值电压可对应于所述选择组件经配置以释放电荷时的电压。可接着产生电压，且将其施加到与所述选择组件及存储器单元电子通信的存取线达至少所述必需持续时间。电荷可在所述必需持续时间期间存储在所述选择组件处，且在所述必需持续时间之后转移到存储器单元。
- 一种高带宽的磁性随机存储器-201810130968.4
- 戴瑾 - 上海磁宇信息科技有限公司
- 2018-02-09 - 2019-08-16 - G11C11/16
- 本发明公开了一种高带宽的磁性随机存储器，包括双田字型布置的八个存储阵列，每个存储阵列都带有一个参考单元块，双田字型布置的上半部的四个参考单元块联合使用，下半部的四个参考单元块联合使用。磁性随机存储器的外部电路包括列地址解码器、行地址解码器、读写控制器；每个存储阵列组中各带有四个列地址解码器、一个行地址解码器、两个读写控制器；四个列地址解码器各控制一个存储阵列，行地址解码器控制四个存储阵列，每个读写控制器控制上下相邻的两个存储阵列。本发明的有益效果：较小阵列并联使用形成既是高速同时也是高带宽的布局。不同阵列中的参考单元块联合使用，使得每个阵列中的参考单元数目减少，提高面积利用率。
- 使用多重对称阵列参考单元的MRAM芯片及检测方法-201810070105.2
- 夏文斌;戴瑾 - 上海磁宇信息科技有限公司
- 2018-01-24 - 2019-07-30 - G11C11/16
- 本发明公开了一种使用多重对称阵列参考单元的MRAM芯片，其中，包括：两MRAM阵列，每一所述MRAM阵列对应一行地址编码器、列地址编码器，两所述MRAM阵列共用一读写电路；所述MRAM阵列中插入多行参考单元行，所述多行参考单元行等分所述MRAM阵列。本发明通过两个阵列中每一个阵列插入多行参考单元，根据实际对面阵列被读行的位置，选出一行参考行，参考行具有多个参考字可以选择，使得参考单元占据的面积大幅度缩小。芯片面积使用率提高，且由于使用数目更小的参考单元，从而参考字的不良单元造成不良品的几率减小，有助于提高产品良率。为控制此类问题的电路也大幅度简化。
- 一种单管单阻随机存储器阵列的快速写入方法-201910214259.9
- 赵毅;高世凡;于薇;陈冰 - 浙江大学
- 2019-03-20 - 2019-07-09 - G11C11/16
- 本发明公开了一种单管单阻随机存储器阵列的快速写入方法。由于在诸如高性能计算等应用场合中，数据无法被压缩，因此存在写入具有大量冗余度的数据的需求。原有的针对单个器件进行随机访问读写的方式因而效率较低。针对这一特征，本发明使用短接阵列中的端子的方式，按照先写入一个方向的数据，再对另一方向进行写入的方式，可以实现对于写入时间的压缩。特别地，使用阵列的衬底进行这一操作，可以兼容原有阵列架构，无需引入新的互连结构。
- 执行低功率存储器操作的系统和方法-201480067992.8
- J·沈;L·G·舒亚-伊恩 - 高通股份有限公司
- 2014-11-26 - 2019-07-09 - G11C11/16
- 一种方法包括通过在单个存储器时钟循环期间执行以下操作来在磁隧道结(MTJ)存储元件处执行存储器操作：读取存储在MTJ存储元件处的第一值，比较该第一值和要存储在MTJ存储元件处的第二值，以及基于该比较将该第二值选择性地写入到该MTJ存储元件。
- 写操作方法、电存储器件、装置及存储介质-201711354010.5
- 左正笏;郑富强;何世坤 - 中电海康集团有限公司
- 2017-12-15 - 2019-06-25 - G11C11/16
- 本发明提供了一种写操作方法、电存储器件、装置及存储介质，该方法包括：通过控制第一翻转电流和第二翻转电流来改变电存储器件包括的存储单元的状态，其中，所述电存储器件包括的选择器的供电能力J0介于所述第一翻转电流和所述第二翻转电流之间，所述第一翻转电流为所述存储单元由第一状态到第二状态的翻转电流，所述第二翻转电流为所述存储单元由所述第二状态到所述第一状态的翻转电流，所述第一状态和所述第二状态不同；利用所述存储单元的状态的改变来进行数据的写入操作，其中，所述存储单元状态每翻转一次完成一次数据的写入操作。通过本发明，解决了相关技术中单写多读存储器读取数据慢、易损坏、容量小、功耗大的问题。
- 一种信息电子存储单元和/或一种电子自旋发电机-201910108131.4
- 不公告发明人 - 王德龙
- 2019-02-02 - 2019-06-25 - G11C11/16
- 本发明“一种信息电子存储单元和/或一种电子自旋发电机”属信息存储领域和发电机领域，方案是：在电子自旋状态硅基片存储器其中的一个表面上，有一个电子，有一个电子自旋状态操作和/或信息读取机，有一根字驱动线，有两个三极管和/或有两个MOS场效应管和或有两个巨磁电阻，和或可选的还有一个电子接收机，在所述电子自旋状态硅基片存储器的另一个表面上有铁磁性物质层，本技术可使主存储芯片具有信息存取速度快，单位面积信息容量大，能耗低，发热量少的特性；所述电子状态操作和/或信息读取机的两个接线柱分别是所述一种电子自旋发电机的正负极，与所述电子可构成了一种电子自旋发电机，用途：用于若干种类电子设备的信息存储器，和/或用于若干种类电子设备的电源。
- 磁存储装置-201821457186.3
- 上田善宽 - 东芝存储器株式会社
- 2018-09-06 - 2019-06-25 - G11C11/16
- 实施方式提供一种能够进行稳定的读取动作的磁存储装置。实施方式的磁存储装置具备：磁性存储细线(MML)，该磁性存储细线是线性磁性体，且具有磁化方向可变的第1磁区及第2磁区；磁阻效应元件(11)，具有与第1磁区的磁化方向对应的第1电阻、或与第2磁区的磁化方向对应的第2电阻的任一者；以及读取电路(40)，将磁阻效应元件(11)具有的第1电阻、与磁阻效应元件(11)具有的第2电阻加以比较。读取电路(40)在第1电阻与第2电阻不变时，输出第1数据，在第1电阻与第2电阻不同时，输出第2数据。
- 增强的磁性存储器元及其实施方法-201610901768.5
- Z·Z·班迪克;J·R·奇尔德里斯;L·M·弗兰卡-内托;J·A·凯廷;N·L·罗伯逊 - HGST荷兰公司
- 2016-08-25 - 2019-06-18 - G11C11/16
- 提供了一种磁性存储器元和实施用于固态驱动器(SSD)的磁性存储器元的方法。磁性存储器元包括第一导体M1和第二导体M2，以及使用未图案化可编程磁性介质的可编程区域。导体M1、导体M2中的至少一个由磁性材料形成，并且导体M2比导体M1更导电。提供电流的导向用于编程磁性存储器元。
- 一种使用对称阵列参考单元的MRAM芯片-201711251086.5
- 戴瑾;俞华樑 - 上海磁宇信息科技有限公司
- 2017-12-01 - 2019-06-11 - G11C11/16
- 本发明公开了一种使用对称阵列参考单元的MRAM芯片，所述对称阵列参考单元包括读/写控制电路、行地址解码器以及对称分布于所述控制电路两侧的第一MRAM块和第二MRAM块；所述第一MRAM块和所述第二MRAM块均包括列地址解码器和MRAM阵列，所述第一MRAM块和所述第二MRAM块共用所述读/写控制电路；每一个所述MRAM阵列有一行或多行参考单元，每一行所述参考单元中有一个或多个参考字。本发明能够大幅降低参考单元占据的面积，提高芯片面积使用率，并且使用的参考单元数目更少，有助于提高系统的良率。
- 一种MRAM芯片的阵列结构-201711237712.5
- 戴瑾;王践识 - 上海磁宇信息科技有限公司
- 2017-11-30 - 2019-06-07 - G11C11/16
- 本发明公开了一种MRAM芯片的阵列结构，包括有源区、字线、源极线、MTJ和位线。有源区和字线跨越的栅极区域组成NMOS管；字线跨越有源区，并将有源区分割成源极区和漏极区；MTJ的底部与漏极区相连，顶部与位线相连，位线与字线垂直；共用同一条字线的同一行中多个MRAM的记忆单元中相邻的两个单元的源极区扩展依次连接形成源极线；每两个由字线连接的行，相邻的NMOS管共用一个所述源极区，两行共用一条所述源极线。本发明利用有源区制成源极线，使得MRAM存储单元变小，有效地提高了MRAM存储芯片的密度。
- 一种对多态磁性存储器进行磁场辅助再编程的操作方法-201610410514.3
- 李辉辉;孟皓;刘鲁萍;刘少鹏;戴强;刘波 - 中电海康集团有限公司;浙江驰拓科技有限公司
- 2016-06-13 - 2019-06-04 - G11C11/16
- 本发明涉及一种对多态磁性存储器进行磁场辅助再编程的操作方法，本发明基于磁性随机存取存储器的原理，提出了一种对采用多个磁性隧道结作为信息存储单元的多态磁性存储器进行磁场辅助再编程的操作方法；通过为多态磁性存储器提供写电流和辅助磁场，在极化电流的自旋转移力矩和辅助磁场的共同作用下，分别改变多个自由层的磁化方向，从而实现多态磁性存储器的再编程；利用此操作方法可以对磁性存储器进行快速无限次再编程，且操作方法简单容易实现、成本低。
- 用于磁性随机存取存储器(MRAM)单元的切换膜结构-201580038132.6
- X·李;W-C·陈;Y·陆;K·李;S·H·康 - 高通股份有限公司
- 2015-05-22 - 2019-06-04 - G11C11/16
- 一种MRAM单元可包括磁性隧穿结(MTJ)。该MTJ包括销钉层、阻挡层、自由层和覆盖层。该MRAM单元进一步包括双向二极管选择器，该双向二极管选择器直接耦合到MTJ的电极，以实现对MTJ的存取。
- 用以提供包括四个磁性隧道结元件的参考单元的系统和方法-201480042759.4
- S-O·郑;T·那;J·金;J·P·金;S·H·康 - 高通股份有限公司;延世大学校产学协力团
- 2014-07-17 - 2019-05-31 - G11C11/16
- 一种装置包括一组数据单元和耦合到该组数据单元的参考单元。该参考单元包括四个磁性隧道结(MTJ)单元，其被配置在用于数据存储的MTJ单元的常规列中。用以配置以及读和写参考单元的电路系统和方法包括描述了在所述的常规列中的四个MTJ单元，其中该四个参考单元被布置成桥形配置，并且其中所述四个MTJ单元中的两个被编程为逻辑1值，并且所述四个MTJ单元中的两个被编程为逻辑0值。
- 具有合成反铁磁存储层的自引用多位MRAM单元-201580032385.2
- Q.斯泰纳 - 克罗科斯科技公司
- 2015-05-28 - 2019-05-28 - G11C11/16
- 本公开涉及多位MRAM单元，该多位MRAM单元包括磁隧道结，该磁隧道结包括具有自由地可定向传感磁化的传感层；隧道势垒层、具有第一和第二存储层的合成反铁磁体存储层；其中，所述传感磁化感生具有在存储层的自旋翻转场以上的量值的偶极场；MRAM单元还包括用于在多个不同定向上对准传感磁化，以便在MRAM单元中对多个不同逻辑状态进行编码的对准装置。本公开还涉及一种用于操作多位MRAM单元的方法。
- 用于避免数据存储设备中较低页讹误的方法和设备-201380065610.3
- R·丹尼尔克;R·N·马伦多尔;A·J·汤姆林;J·琼斯;J-Y·杨 - 西部数据技术公司
- 2013-09-30 - 2019-05-21 - G11C11/16
- 数据存储设备可以包括多个多层单元(MLC)非易失性存储器设备，所述多层单元(MLC)非易失性存储器设备包括多个较低页以及相对应的多个较高序页。控制器可以被配置为将数据写到多个较低页和相对应的多个较高序页以及从多个较低页和相对应的多个较高序页读取数据。缓冲器可以与控制器耦合，缓冲器可以被配置为对要写到MLC非易失性存储器设备的数据进行累积，分配缓冲器中的空间，以及将累积的数据写到分配的空间。累积的数据的至少一部分可以被写到MLC非易失性存储器设备的较低页中，并且当在MLC非易失性存储器设备中与较低页相对应的所有较高序页已经被写入时，可以将存储要被写到较低页的数据的缓冲器中的空间解除分配。
- 磁性检测电路-201810661617.6
- 应继锋;牛宝华 - 台湾积体电路制造股份有限公司
- 2018-06-25 - 2019-05-14 - G11C11/16
- 一种适用于磁阻式随机存取存储器的磁性检测电路，包括一个感测阵列以及一个控制器。感测阵列包括多个感测单元。每一个感测单元包括第一种磁性穿隧接面(MTJ)装置。控制器用以读取感测单元以检测磁阻式随机存取存储器所处的外部磁场强度。然后，控制器根据磁阻式随机存取存储器的外部磁场强度强弱决定是否停止对磁阻式随机存取存储器的多个存储器单元的写入操作，并且每一个存储器单元都包括一第二种磁性穿隧接面装置。并且，第一种磁性穿隧接面装置小于第二种磁性穿隧接面装置。
- 半导体结构以及相关操作和制造方法-201810926966.6
- 于淳;林世杰 - 台湾积体电路制造股份有限公司
- 2018-08-15 - 2019-05-07 - G11C11/16
- 本发明实施例揭露一种半导体结构以及相关操作和制造方法。所述半导体结构包含：衬底；磁性层，其位于所述衬底上方；磁性穿隧结MTJ单元，其位于所述磁性层上方；和非磁性导电层，其位于所述磁性层与所述MTJ单元之间。本发明实施例还揭露一种用于制造所述半导体结构的相关方法。
- 具有电压相关的面内磁各向异性的MRAM-201811193964.7
- G·米哈拉维克;J·卡提恩 - 闪迪技术有限公司
- 2018-10-15 - 2019-05-03 - G11C11/16
- 本发明题为“具有电压相关的面内磁各向异性的MRAM”。本发明公开了用于磁阻随机存取存储器的装置、系统和方法。用于存储数据的磁隧道结包括固定层、阻挡层和复合自由层。阻挡层可以设置在固定层和复合自由层之间。复合自由层可包括一个或多个铁磁层。复合自由层可包括一个或多个各向异性诱导层，该一个或多个各向异性诱导层响应于垂直偏置电压而诱导针对所述复合自由层的面内磁各向异性。
- 用于执行数字同或运算的方法及硬件单元及神经网络-201811243986.X
- 博尔纳·J·奧布拉多维奇;提塔许·瑞许特;乔治·A·凯特尔;麦克·S·罗德尔;莱恩·M·海雀 - 三星电子株式会社
- 2018-10-24 - 2019-05-03 - G11C11/16
- 本发明阐述一种执行数字同或运算的硬件单元及方法及神经网络。所述硬件单元包括输入线、多对磁性结、输出晶体管以及与所述输出晶体管耦合的至少一个选择晶体管。所述输入线接收所述输入信号及所述输入信号的补数。所述磁性结存储所述权重。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有稳定磁性状态且能够利用自旋转移力矩和/或自旋轨道相互作用力矩进行编程。一对磁性结中的第一磁性结接收所述输入信号。所述一对磁性结中的第二磁性结接收输入信号补数。所述输出晶体管与磁性结耦合，以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。
- 用于技术缩放的MRAM集成技术-201480068613.7
- X·李;Y·陆;S·H·康 - 高通股份有限公司
- 2014-12-12 - 2019-04-23 - G11C11/16
- 一种与缩小设备技术兼容的磁阻性随机存取存储器(MRAM)集成，包括通过一个或多个逻辑元件在共用层间金属电介质(IMD)层中形成的磁性隧道结(MTJ)。该MTJ连接至底部IMD层中的底部金属线和顶部通孔，该顶部通孔连接至顶部IMD层。该MTJ基本上在被配置成分隔该共用IMD层和底部IMD层的一个或多个底部盖层与被配置成分隔该共用IMD层和顶部IMD层的一个或多个顶部盖层之间延伸。MTJ可包括顶部电极，用以连接至顶部通孔或通过用于较小设备技术的硬掩模直接连接至顶部通孔。逻辑元件包括通孔、金属线、和半导体器件。
- 一种基于电压监测的MRAM存储器掉电数据保护电路、方法及应用-201910009277.3
- 刘晓飞;杨丽;邵明强 - 西安微电子技术研究所
- 2019-01-04 - 2019-04-19 - G11C11/16
- 本发明提供一种基于电压监测的MRAM存储器掉电数据保护电路、方法及应用，包括处理器、MRAM存储器、电压检测电路、反向器、逻辑门电路、接口芯片和电源；电源与电阻R1一端连接，电阻R1另一端与电阻R2一端和电压检测电路的PFI端连接，电阻R2另一端接地；电压检测电路的PFO端与反向器输入端连接，反向器输出信号和处理器写信号在逻辑门电路中进行或操作，使逻辑门电路输出保持为高，输出信号作为MRAM存储器的写信号。电压检测电路在检测到掉电后，电压检测电路的PFO端输出低电平，经逻辑门电路转换后，MRAM的写信号在掉电过程中可保持高电平，防止数据被意外改写。
- 专利分类
