[发明专利]高压半导体功率开关器件有效
| 申请号： | 201410584966.4 | 申请日： | 2014-10-27 |
| 公开（公告）号： | CN104660250B | 公开（公告）日： | 2019-05-10 |
| 发明（设计）人： | 谢潮声;陈安邦;邓志强 | 申请（专利权）人： | 科域半导体有限公司 |
| 主分类号： | H03K19/0944 | 分类号： | H03K19/0944;H01L27/06;H01L21/822 |
| 代理公司： | 北京金信知识产权代理有限公司 11225 | 代理人： | 黄威;邓玉婷 |
| 地址： | 中国香港新界荃湾沙咀道52*** | 国省代码： | 中国香港;81 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种三端子高压达林顿双极型晶体管功率开关器件，其包括:两个高压双极型晶体管，两者的集电极连接在一起作为集电极端子,第一高压双极型晶体管的基极作为基极端子,第一高压双极型晶体管的发射极连接到第二高压双极型晶体管的基极(内部基极),并且第二高压双极型晶体管的发射极作为发射极端子；二极管,其正极连接到所述内部基极(第一高压双极型晶体管的发射极,或第二高压双极型晶体管的基极)，并且其负极连接到所述基极端子。类似地，可以通过将前述的开关器件的第一高压双极型晶体管替换为高压MOSFET来形成三端子MOSFET/双极型晶体管混合高压开关器件。 | ||
| 搜索关键词： | 高压 半导体 功率 开关 器件 | ||
【主权项】：
1.一种单片三端子高压达林顿双极型功率开关半导体集成电路，其具有基极端子和发射极端子，并包括：第一和第二高压双极型晶体管，其具有多个基极区，所述基极区具有阱，并且每个基极区具有基极，所述第一和第二高压双极型晶体管的衬底作为共集电极并且作为所述集成电路的位于背面的集电极端子；两个半导体阱区，其掺杂类型与所述衬底相反并且作为所述高压双极型晶体管的基极区；在所述高压双极型晶体管的基极区内的高掺杂密度的半导体电极，其类型与衬底相同并处在所述基极区内，并作为所述高压双极型晶体管的发射极；其中所述第一高压双极型晶体管的基极作为所述功率开关集成电路的所述基极端子；所述第一高压双极型晶体管的发射极连接至所述第二高压双极型晶体管的基极，所述第一高压双极型晶体管的发射极或所述第二高压双极型晶体管的基极用作内部基极；所述第二高压双极型晶体管的发射极作为所述功率开关集成电路的所述发射极端子；以及二极管，其具有正极和负极，所述正极连接至所述内部基极并且所述负极连接于所述功率开关集成电路的所述基极端子；其中所述二极管是连接成二极管形式的双极型晶体管，并包括：集电极，其作为在所述高压双极型晶体管的所述衬底上的阱，该阱的掺杂类型与所述衬底相反；基极，其在集电极阱内部，其掺杂类型与所述集电极阱相反，并通过相同类型的高掺杂电极与其他组件互连；发射极，对于普通二极管其作为与集电极相同类型的半导体，或对于肖特基二极管其作为势垒金属硅化物；并且所述基极和集电极的端子相互连接并作为所述二极管的所述负极，同时所述发射极作为所述二极管的所述正极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于科域半导体有限公司，未经科域半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410584966.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于DICE和TMR的抗辐射触发器电路-201510424158.6
- 夏冰冰;吴军;刘鸿瑾;孙强;杨桦;吴一帆 - 北京控制工程研究所
- 2015-07-17 - 2019-06-18 - H03K19/0944
- 本发明涉及一种基于DICE和TMR的抗辐射触发器电路，包括时钟生成模块、数据滤波模块、第一主DICE加固模块、第二主DICE加固模块、第三主DICE加固模块、第一从DICE加固模块、第二从DICE加固模块、第三从DICE加固模块、第一C单元模块、第二C单元模块、第三C单元模块和选举模块。本发明触发器采用TMD和DICE结构混合的电路结构，与现有的触发器技术相比，大幅提升了整体电路的抗辐射性能，增强了抗单粒子翻转和单粒子瞬时脉冲的能力。
- 一种基于翻转电压跟随器的电阻串相位差值电路-201910053578.6
- 蔡炎;周雄;李强 - 电子科技大学
- 2019-01-21 - 2019-06-11 - H03K19/0944
- 本发明属于模拟集成电路技术领域，具体涉及一种基于翻转电压跟随器的电阻串相位差值电路。本发明包括电流饥饿反相器、翻转电压跟随器、电阻串和交流耦合自偏置反相器。其中，电流饥饿反相器用于控制输入信号的压摆率；翻转电压跟随器既可以用作隔离的缓冲器，也可以有效提高输出驱动能力；电阻串对翻转电压跟随器的输出作分压插值；交流耦合的自偏置反相器起到了比较器的作用。本发明的有益效果为，电路结构简单，有效地缓解插值信号上升下降时间与相位差之间严苛的大小关系，增大处理的输入信号相位差的范围，功耗低，工艺适应性强，电阻串数目决定插值的多相位信号数目，可通过调整电阻数目灵活设计所需多相位信号数目。
- 自我追踪双稳态锁存单元及其操作方法-201811036269.X
- 马腾桂;史富洋 - 汉芝电子股份有限公司
- 2018-09-06 - 2019-05-17 - H03K19/0944
- 本发明公开了一种自我追踪双稳态锁存单元，包括交叉耦合锁存器、第一及第二可写入晶体管。交叉耦合锁存器接收锁存控制信号及参考电压。第一可写入晶体管的第一端输出第一位，第一可写入晶体管的第二端耦接于交叉耦合锁存器的第一数据端，而第一可写入晶体管的控制端接收追踪控制信号。第二可写入晶体管的第一端输出第二位，第二可写入晶体管的第二端耦接于交叉耦合锁存器的第二数据端，而第二可写入晶体管的控制端接收追踪控制信号。第一可写入晶体管及第二可写入晶体管两者的栅极氧化层皆较交叉耦合锁存器中晶体管的栅极氧化层薄。
- 高压半导体功率开关器件-201410584966.4
- 谢潮声;陈安邦;邓志强 - 科域半导体有限公司
- 2014-10-27 - 2019-05-10 - H03K19/0944
- 本发明公开了一种三端子高压达林顿双极型晶体管功率开关器件，其包括:两个高压双极型晶体管，两者的集电极连接在一起作为集电极端子,第一高压双极型晶体管的基极作为基极端子,第一高压双极型晶体管的发射极连接到第二高压双极型晶体管的基极(内部基极),并且第二高压双极型晶体管的发射极作为发射极端子；二极管,其正极连接到所述内部基极(第一高压双极型晶体管的发射极,或第二高压双极型晶体管的基极)，并且其负极连接到所述基极端子。类似地，可以通过将前述的开关器件的第一高压双极型晶体管替换为高压MOSFET来形成三端子MOSFET/双极型晶体管混合高压开关器件。
- 半导体装置-201410151818.3
- 丰田善昭 - 富士电机株式会社
- 2014-04-16 - 2019-05-10 - H03K19/0944
- 本发明提供一种包括具有熔丝电阻的微调电路的低成本且小型的半导体装置。本发明的半导体装置，通过由MOSFET（11）、保护电路（17）以及熔丝电阻（3）构成微调电路（100），能够通过熔丝电阻（3）的熔断使其从开路状态变为短路状态。另外，通过以双层结构形成构成微调电路（100）的保护电路（17）以及熔丝电阻（3），可以使微调电路（100）小型化，从而可以得到具有占有面积较小的微调电路（100）的低成本且小型的半导体装置（300）。
- 锁存器和分频器-201410608586.X
- 吴毅强 - 展讯通信（上海）有限公司
- 2014-10-31 - 2019-03-12 - H03K19/0944
- 一种锁存器和分频器，所述锁存器包括：包括耦接于电源和地线之间的第一逻辑单元、与所述第一逻辑单元结构对称的第二逻辑单元，以及输入前馈控制单元，其中：所述第一逻辑单元具有第一控制端、第一输入端和第一输出端；所述第二逻辑单元具有第二控制端、第二输入端和第二输出端；所述输入前馈控制单元，适于根据输入所述第一输入端和第二输入端的输入信号，控制所述第一逻辑单元或者所述第二逻辑单元中电流通路的关闭。上述的方案可以消除锁存器在静态工作条件下的功耗，并同时降低动态工作条件下的动态功耗。
- 一种可控二极管自举绝热电路及四级反相器/缓冲器-201610836642.4
- 胡建平;余峰 - 宁波大学
- 2016-09-21 - 2019-02-05 - H03K19/0944
- 本发明公开了一种可控二极管自举绝热电路及四级反相器/缓冲器，可控二极管自举绝热电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；四级反相器/缓冲器包括四个可控二极管自举绝热电路；优点是采用较少数量的MOS管，电路结构简单，延时和功耗得到降低，第五NMOS管和第六NMOS管构成可控二极管自举绝热电路的输出端和时钟端之间的可控二极管反馈通路，使得能量得到充分回收，在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。
- 锁存器和分频器-201410608708.5
- 吴毅强 - 展讯通信（上海）有限公司
- 2014-10-31 - 2019-02-01 - H03K19/0944
- 一种锁存器和分频器，所述锁存器包括：包括耦接于电源和地线之间的第一逻辑单元、与所述第一逻辑单元结构对称的第二逻辑单元，以及输入前馈控制单元，其中：所述第一逻辑单元具有第一控制端、第一输入端和第一输出端；所述第二逻辑单元具有第二控制端、第二输入端和第二输出端；所述输入前馈控制单元，适于根据输入所述第一输入端和第二输入端的输入信号，控制所述第一逻辑单元或者所述第二逻辑单元中电流通路的关闭。上述的方案可以消除锁存器在静态工作条件下的功耗，并同时降低动态工作条件下的动态功耗。
- 一种N管反馈型自举绝热电路及四级反相器/缓冲器-201610836630.1
- 邬杨波;胡建平;余峰 - 宁波大学
- 2016-09-21 - 2019-01-22 - H03K19/0944
- 本发明公开了一种N管反馈型自举绝热电路及四级反相器/缓冲器，N管反馈型自举绝热电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，四级反相器/缓冲器包括四个N管反馈型自举绝热电路；优点是电路结构简单，延时和功耗都得到了降低，反馈管第五NMOS管或第六NMOS管的设置，使得在能量回收阶段，输出节点的能量回收到功率时钟更加彻底，避免了因PMOS阈值电压使得输出节点不能完全回收到功率时钟去而引起能量损耗，功耗得到很大优化，由此，本发明的四级反相器/缓冲器在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。
- 输入/输出电路-201510575741.7
- 陈建宏;黄琮靖;林志昌;黃明杰;薛福隆 - 台湾积体电路制造股份有限公司
- 2015-09-11 - 2019-01-18 - H03K19/0944
- 本发明提供了一种输入/输出电路。电路，包括：第一电源节点；输出节点；驱动器晶体管，连接在第一电源节点与输出节点之间；以及竞争电路。驱动器晶体管被配置为：响应于输入信号的第一类型的边沿而导通，以及响应于输入信号的第二类型的边沿而截止。驱动器晶体管具有源极、漏极和栅极，并且驱动器晶体管的源极与第一电源节点连接。竞争电路包括控制电路，该控制电路被配置为基于驱动器晶体管的栅极处的信号来生成控制信号；以及竞争晶体管，位于驱动器晶体管的漏极与第二电压之间。竞争晶体管具有被配置为接收控制信号的栅极。
- 一种采用钟控传输门自举绝热电路及四级反相器/缓冲器-201610837489.7
- 胡建平;余峰 - 宁波大学
- 2016-09-21 - 2019-01-04 - H03K19/0944
- 本发明公开了一种采用钟控传输门自举绝热电路及四级反相器/缓冲器，采用钟控传输门自举绝热电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，四级反相器/缓冲器包括四个采用钟控传输门自举绝热电路；优点是电路结构简单，延时和功耗都得到了降低，第一PMOS管和第二PMOS管构成钟控传输门自举绝热电路的输出端和第一时钟端之间的钟控传输门反馈通路，使得输出端的能量回收到功率时钟更加彻底，避免了因PMOS管阈值电压使得输出端不能完全回收到功率时钟去而引起能量损耗，功耗得到优化，本发明的四级反相器/缓冲器在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。
- 电子驱动电路-201610106048.X
- T.弗里安兹;A.罗斯斯伯格 - 英飞凌科技奥地利有限公司
- 2016-02-26 - 2018-12-11 - H03K19/0944
- 本发明涉及电子驱动电路。公开了一种电子电路，其包括：配置为接收输入信号（SIN）的输入端和配置为耦合到负载的输出端；包括负载路径和控制节点的输出晶体管（11），其中，负载路径被连接在输出端（121）和第一电源节点（131）之间；包括负载路径和控制节点的驱动晶体管（21），其中，负载路径被连接到输出晶体管（11）的控制节点；第一电子开关（31），与驱动晶体管（21）的负载路径串联连接；偏置电路（41），包括内部阻抗并且被连接在驱动晶体管（21）的控制节点和第一电源节点（131）之间；以及控制电路（81），配置为接收输入信号（SIN），并且基于输入信号（SIN）来驱动第一电子开关（31）。
- 功率因数校正电路及乘法器-201510041339.0
- 尹小平;游剑 - 意瑞半导体（上海）有限公司
- 2015-01-27 - 2018-11-13 - H03K19/0944
- 本公开提供了一种乘法器以及应用该乘法器的功率因数校正电路。该乘法器包括一吉尔伯特乘法器电路，包括第一、第二差分输入级以及一输出级；一第一差分电压转换电路；一第二差分电压转换电路；以及一偏置电流生成电路；其中，所述输出级包括：一电流镜单元，包括两电流输入端以及一电流输出端；一反馈控制单元，用于保证在所述乘法器接收到的电压信号差为零时，所述电流输出端没有电流输出。本公开有利于提高乘法器线性度以及乘法器输出电流精度。
- 高压驱动电路的滤波电路和高压驱动电路-201610347671.4
- 刘圭;高存旗;刘杰 - 深圳芯能半导体技术有限公司
- 2016-05-24 - 2018-11-13 - H03K19/0944
- 本发明公开一种高压驱动电路的滤波电路和高压驱动电路。该滤波电路包括：第一反相器，接收第一电平移位信号并输出第一反相信号；第二反相器，接收第二电平移位信号并输出第二反相信号；第一延时滤波电路，分别接收第一反相信号和第二反相信号，输出第一短延时信号和第二短延时信号；第二延时滤波电路，分别接收第二反相信号和第一反相信号，输出第一长延时信号和第二长延时信号；第一或非门接收第一短延时信号和第一长延时信号，输出第一或非信号；第二或非门接收第二短延时信号和第二长延时信号，输出第二或非信号。该滤波电路可在滤除共模噪声的同时改善差模噪声的滤除能力，提高噪声滤除效率。
- 半桥驱动电路-201510726410.9
- 朱袁正;支强;高金东;张惠国 - 无锡新洁能股份有限公司
- 2015-10-30 - 2018-07-27 - H03K19/0944
- 本发明涉及半桥驱动电路，其包括上半桥驱动信号放大输出电路以及下半桥驱动信号放大输出电路，上半桥驱动信号放大输出电路包括三极管Q11H、三极管Q12H、三极管Q13H；三极管Q11H的基极端通过限流电阻R12H与控制信号输入端U+连接；三极管Q13H的集电极端、限流电阻R15的另一端以及开关MOSFET管Q15H的源极端相互连接后形成驱动电路连接端；开关MOSFET管Q14H的漏极端与驱动电阻R19H的一端连接，驱动电阻,19H的另一端与驱动电阻R20H的一端相互连接后形成上半桥驱动信号输出端GUH。本发明结构紧凑，驱动电流大，确保满足半桥电路的驱动要求，安全可靠。
- 补偿装置及驱动装置-201410452811.5
- 帅孟奇 - 广东威创视讯科技股份有限公司
- 2014-09-05 - 2018-07-10 - H03K19/0944
- 本发明公开了一种补偿装置及驱动装置，所述补偿装置包括稳压单元和用于抵消金氧半场效晶体管的一阶系统极点的零点调节单元，所述零点调节单元包括串联的移相电路和分压电阻，所述移相电路包括并联的移相电容与移相电阻，所述稳压单元包括运算放大单元和反馈电阻，所述反馈电阻连接在所述运算放大单元的输出端和反相输入端之间，所述运算放大单元的同相输入端接地，所述分压电阻连接在所述移相电路与运算放大单元的反相输入端之间。实施本发明的装置，可抵消MOSFET电路的一阶系统的极点，使补偿装置的极点成为补偿后的MOSFET电路的一阶系统的极点，调整其电路的常数，缩短MOSFET的输出电流上升时间，加快输出电流上升速度。
- 低功耗逻辑家族-201680061019.4
- 阿里·帕西欧 - 阿里·帕西欧
- 2016-10-24 - 2018-06-08 - H03K19/0944
- 根据本发明，仅需使用一种增强类型的MOS晶体管来实现硬件中的典型布尔函数。较佳地，MOS晶体管类型允许反向偏置控制以调整和补偿操作条件。当在仅PMOS晶体管中实现时，下拉功能由具有连接到输出端上的门和源极的单个晶体管来执行。这种类型的连接确保下拉功能由下拉晶体管的泄漏电流执行。当所有上拉路径关闭时，所有上拉晶体管的漏电流需要小于该下拉电流。这些截止电流的比值可以通过晶体管的纵横比来调整。该逻辑类型在低电压下提供极低的电流消耗，并且可以避免在超低功耗设计中经常使用的更复杂的关断电路的可能性。与现有的解决方案相比，该逻辑类型提供了更高的运行速度。
- 低失真可编程电容阵列-201410095276.2
- S·德瓦拉简;L·A·辛格 - 美国亚德诺半导体公司
- 2014-03-14 - 2018-04-24 - H03K19/0944
- 在一个示例实施例中，提供了通过利用控制电路来打开和关闭MOSFET开关阵列用于输入端（Vin）低失真和最小化线性度劣化的可编程电容阵列。控制电路响应于Din控制信号而打开MOSFET以在输入端加载电容，并关闭以从输入端去除电容。当意图加载具有输入的电容时，MOSFET被持续打开。当意图从输入端（Vin）去除或卸载电容时，MOSFET主要是关闭的，但是，当输入端的电容负载对系统可以容忍（即无所谓）时，MOSFET还是周期性地接通短暂的一段时间，从而确保由于可编程电容器阵列系统最小化Vin的线性退化。
- 隔离式信号传递装置及隔离信号传送电路与其接收电路-201410353301.2
- 方证仁 - 巨控自动化股份有限公司
- 2014-07-22 - 2018-04-17 - H03K19/0944
- 本发明提供了一种隔离式信号传递装置及隔离信号传送电路与其接收电路，该隔离信号传送电路利用单一的信号传递回路传递模拟或数字信号，且不同的信号传递方向分别用于传递模拟或数字信号，并于该隔离信号接收电路中，采用两个光耦合器，分别耦合出不同回路方向的模拟或数字信号，借以将输入信号与输出信号隔离不共地，且耦合出的模拟或数字信号均有各自的回路与输出端，使该模拟及数字信号与输出时不相互混淆或干扰，同时因具有各自的输出端，故不需要去判断接收到的是模拟还是数字信号，即可根据各自输出端所输出的信号直接判定模拟还是数字信号。
- 用于以脉冲方式控制机动车中的负载元件的设备和方法-201410045490.7
- 沃尔夫冈·巴斯;拉尔夫·阿贝尔 - HKR苏弗汽车有限责任两合公司
- 2014-02-08 - 2018-04-03 - H03K19/0944
- 本发明涉及用于控制机动车中的多个负载元件的设备和方法，其中产生负载元件的相应的负载电流脉冲，使得所述负载电流脉冲至少在其上升沿和下降沿的范围中叠加，并且其中控制负载电流脉冲的时间变化，使得也在负载电流脉冲的上升沿和下降沿的范围中从所有负载元件的负载电流脉冲的总和中得出基本上恒定的总电流。
- 一种带消隐功能的驱动电路-201510451775.5
- 刘洋;俞德军;宁宁;梁孝亿;段开锋;于奇 - 电子科技大学
- 2015-07-28 - 2018-02-13 - H03K19/0944
- 本发明提出了一种带消隐功能的驱动电路，属于功率MOSFET驱动技术领域。包括驱动级模块、推挽输出级模块、功率管、消隐控制模块、消隐采样模块；所述驱动级模块的输入端连接输入驱动信号，输出端连接推挽输出级模块；所述推挽输出级模块输出端连接功率管的栅端、消隐控制模块和消隐采样模块；所述消隐控制模块连接输入驱动信号和消隐采样模块；所述消隐采样模块连接功率管的漏端；所述功率管的源端接地。本发明电路驱动级具有交错延时功能，避免了驱动级推挽输出PMOS管、NMOS管同时导通；同时，采样开关的使用结合消隐控制逻辑，解决了对片内功率MOSFET输出电流进行采样的毛刺问题，达到了消隐目的。
- 氮化镓基低漏电流固支梁开关场效应晶体管或非门-201510379526.X
- 廖小平;陈子龙 - 东南大学
- 2015-07-01 - 2018-02-06 - H03K19/0944
- 本发明的氮化镓基低漏电流固支梁开关场效应晶体管或非门由两个具有固支梁开关的N型MESFET即第一场效应晶体管(1)和第二场效应晶体管(2)以及一个负载电阻(3)组成，第一场效应晶体管(1)和第二场效应晶体管(2)的源极接在一起并共同接地，漏极也连接在一起并且共同通过电阻(3)接电源VCC，第一输入信号(A)和第二输入信号(B)分别通过锚区(7)在第一场效应晶体管(1)和第二场效应晶体管(2)的固支梁开关(5)上输入，输出信号在第一场效应晶体管(1)和第二场效应晶体管(2)的漏极与负载电阻(3)之间输出；该或非门具有体积小，易于集成，功耗小、开关速度快等显著优点。
- 半导体装置-201710558581.4
- 久本大 - 瑞萨电子株式会社
- 2017-07-11 - 2018-01-19 - H03K19/0944
- 本公开涉及半导体装置。一种半导体装置包括驱动器电路，具有多个FinFET；存储器单元，具有多个FinFET并通过字线中的每一个被提供来自驱动器电路的第一输出信号；第一电源配线，被提供有第一电源电位；第二电源配线，被提供有第二电源电位；和地电位设置电路，其耦合到第一电源配线、第二电源配线和驱动器电路，并且选择第一电源电位或第二电源电位以提供给驱动器电路作为工作电位。包括在驱动器电路中的FinFET的N型FinFET被提供有由地电位设置电路选择的第一电源电位或第二电源电位。
- 基于预充电型PUF电路的BLAKE算法-201510500059.1
- 张跃军;汪鹏君;丁代鲁;李刚;钱浩宇 - 宁波大学
- 2015-08-14 - 2017-11-03 - H03K19/0944
- 本发明公开了一种基于预充电型PUF电路的BLAKE算法，提取PUF电路输出的8位二进制数据和BLAKE算法中的变量数作异或运算，将异或运算得到的8位二进制数据和BLAKE算法的输入链接值拼接为16位二进制数据赋值给G函数组的输入数据，然后进行14轮的压缩运算，最后将第14轮的输出数据、预充电型PUF电路输出的8位二进制数据和第14轮更新后的输入链接值进行异或运算，得到待处理消息块的哈希值；优点是利用预充电型PUF电路在制造过程的工艺偏差，使BLAKE算法具有硬件识别的功能，通过将预充电型PUF电路融入到现有的BLAKE‑32算法中应用于密码芯片，利用PUF数据与功耗之间相互独立的特性，消除密码芯片的功耗与所处理消息数据之间的相关性来防御功耗攻击等，提高密码芯片的安全性。
- 具有数字地的栅极驱动器-201210478559.6
- 鲁克·范戴克 - NXP股份有限公司
- 2012-11-22 - 2017-10-20 - H03K19/0944
- 各种示范性实施例涉及对寄生电感进行补偿的栅极驱动器电路。将所述栅极驱动器中的输入缓冲器接地到暴露的管芯焊盘。接地可以包括向下结合或者导电胶。
- 工作周期校正器-201410282729.2
- 李永胜 - 威盛电子股份有限公司
- 2014-06-23 - 2017-09-22 - H03K19/0944
- 一种工作周期校正器，包括一压控延迟电路、一边缘侦测器、一SR锁存器、一模式控制器以及一电荷泵。该压控延迟电路将一输入时脉信号延迟一延迟时间，以产生一延迟时脉信号，其中该延迟时间根据一控制电位来进行调整。该边缘侦测器侦测该输入时脉信号和该延迟时脉信号的时脉边缘，以对应地产生一第一时脉边缘信号和一第二时脉边缘信号。该SR锁存器根据该第一时脉边缘信号和该第二时脉边缘信号来产生一触发信号。该模式控制器产生一模式控制电位。该电荷泵根据该触发信号和该模式控制电位来产生该控制电位。相较于传统设计，本发明的工作周期校正器可接受更广域的输入时脉工作周期，且不易受到制程、电压以及温度变异所造成的影响。
- 级联的半导体器件-201410136435.9
- 亨克里斯·科内利斯·约翰内斯·布思克尔;马塞厄斯·罗斯 - 安世有限公司
- 2014-04-04 - 2017-08-04 - H03K19/0944
- 本发明提出了一种级联晶体管电路，具有耗尽模式晶体管和开关装置。栅极偏置电路连接在耗尽模式晶体管的栅极和低电源线之间。栅极偏置电路适用于补偿开关装置的二极管功能的正向电压。将耗尽模式晶体管和栅极偏置电路形成为集成电路的一部分。
- 共源共栅半导体设备-201310587250.5
- 罗斯·马塞厄斯;简·雄斯基;鲁特尔·菲利普 - 安世有限公司
- 2013-11-20 - 2017-06-23 - H03K19/0944
- 共源共栅功率半导体电路，具有位于GaN或SiC场效应晶体管（10）的源极和栅极之间的箝位电路，为共源共栅MOSFET晶体管提供雪崩保护。
- 六输入端组合逻辑电路的晶体管级实现方案的电路-201611260631.2
- 唐立伟;任军 - 合肥恒烁半导体有限公司
- 2016-12-30 - 2017-05-17 - H03K19/0944
- 本发明公开了一种六输入端组合逻辑电路的晶体管级实现方案的电路，其包括第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管、第七三极管、第八三极管、第九三极管、第十三极管、第十一三极管、第十二三极管，第一三极管的漏极与第七三极管的漏极连接，第一三极管的栅极与第五三极管的栅极连接，第一三极管、第七三极管的源极与第二三极管、第八三极管的漏极都连接，第二三极管的栅极与第九三极管的栅极连接，第二三极管、第八三极管的源极与第三三极管的漏极都连接等，本发明削减晶体管数目，达到了降低晶体管数目的目的，最终实现了达到同样的逻辑功能所占用的硅片面积的大幅削减的目的。
- 六输入端组合逻辑电路的晶体管级实现方案的电路-201611261903.0
- 唐立伟;任军 - 合肥恒烁半导体有限公司
- 2016-12-30 - 2017-05-17 - H03K19/0944
- 本发明公开了一种六输入端组合逻辑电路的晶体管级实现方案的电路，其包括第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管等，第一三极管漏极与第二三极管漏极相连，第二三极管漏极与第三三极管漏极相连，第三三极管漏极与第四三极管漏极相连，第一三极管源极与第二三极管源极相连，第二三极管源极与第六三极管源极相连等。本发明能够通过削减晶体管数目来实现，达到了降低晶体管数目的目的，最终实现了达到同样的逻辑功能所占用的硅片面积的大幅削减的目的。
- 专利分类
