[发明专利]包括应变超晶格和上覆应力层的半导体器件以及相关方法无效
| 申请号： | 200680025737.2 | 申请日： | 2006-07-14 |
| 公开（公告）号： | CN101288174A | 公开（公告）日： | 2008-10-15 |
| 发明（设计）人： | 罗伯特·J·梅尔斯;斯科特·A·柯瑞普斯 | 申请（专利权）人： | 梅尔斯科技公司 |
| 主分类号： | H01L29/15 | 分类号： | H01L29/15;H01L29/10;H01L21/8234;H01L21/336 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 秦晨 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，可以包括包含多个层叠层组的应变超晶格层(325)，以及位于应变超晶格层上面的应力层。应变超晶格层的每个层组可以包括限定基础半导体部分的多个层叠基础半导体单层，以及限制在相邻基础半导体部分的晶格内的至少一个非半导体单层。 | ||
| 搜索关键词： | 包括 应变 晶格 应力 半导体器件 以及 相关 方法 | ||
【主权项】：
1.一种半导体器件，包括：包括多个层叠层组的应变超晶格层；以及位于所述应变超晶格层上面的应力层；所述应变超晶格层的每个层组包括限定基础半导体部分的多个层叠基础半导体单层，以及限制在相邻基础半导体部分的晶格内的至少一个非半导体单层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于梅尔斯科技公司，未经梅尔斯科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680025737.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 超晶格超大规模集成电路-202111131216.8
- 林和 - 林和
- 2019-05-06 - 2023-09-12 - H01L29/15
- 本发明提供了一种超晶格超大规模集成电路，包括：衬底；过渡层，设置在所述衬底上方；元器件层，设置在所述过渡层上方，元器件层为利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路。在过渡层上方利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路，设计成超晶格超大规模集成电路(MDMFSL‑ULSI:Multi‑Dimension Multi‑Functional Superlattice Ultra‑Large Scale Integrated Circuit)是以二维电子气与二维空穴气超晶格与量子井为基础并具有超高速高可靠抗辐射抗高低温等特征，而且设计效率高，制造工艺周期短，成本低，将极大地改进以上传统硅与化合物集成电路的不足之处。
- 超晶格超大规模集成电路-202111131217.2
- 林和 - 林和
- 2019-05-06 - 2023-09-12 - H01L29/15
- 本发明提供了一种超晶格超大规模集成电路，包括：衬底；过渡层，设置在所述衬底上方；元器件层，设置在所述过渡层上方，元器件层为利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路。在过渡层上方利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路，设计成超晶格超大规模集成电路(MDMFSL‑ULSI:Multi‑Dimension Multi‑Functional Superlattice Ultra‑Large Scale Integrated Circuit)是以二维电子气与二维空穴气超晶格与量子井为基础并具有超高速高可靠抗辐射抗高低温等特征，而且设计效率高，制造工艺周期短，成本低，将极大地改进以上传统硅与化合物集成电路的不足之处。
- 超晶格超大规模集成电路-202111131222.3
- 林和 - 林和
- 2019-05-06 - 2023-09-12 - H01L29/15
- 本发明提供了一种超晶格超大规模集成电路，包括：衬底；过渡层，设置在所述衬底上方；元器件层，设置在所述过渡层上方，元器件层为利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路。在过渡层上方利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路，设计成超晶格超大规模集成电路(MDMFSL‑ULSI:Multi‑Dimension Multi‑Functional Superlattice Ultra‑Large Scale Integrated Circuit)是以二维电子气与二维空穴气超晶格与量子井为基础并具有超高速高可靠抗辐射抗高低温等特征，而且设计效率高，制造工艺周期短，成本低，将极大地改进以上传统硅与化合物集成电路的不足之处。
- 超晶格超大规模集成电路-202111131224.2
- 林和 - 林和
- 2019-05-06 - 2023-09-12 - H01L29/15
- 本发明提供了一种超晶格超大规模集成电路，包括：衬底；过渡层，设置在所述衬底上方；元器件层，设置在所述过渡层上方，元器件层为利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路。在过渡层上方利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路，设计成超晶格超大规模集成电路(MDMFSL‑ULSI:Multi‑Dimension Multi‑Functional Superlattice Ultra‑Large Scale Integrated Circuit)是以二维电子气与二维空穴气超晶格与量子井为基础并具有超高速高可靠抗辐射抗高低温等特征，而且设计效率高，制造工艺周期短，成本低，将极大地改进以上传统硅与化合物集成电路的不足之处。
- 超晶格超大规模集成电路-202111129571.1
- 林和 - 林和
- 2019-05-06 - 2023-08-22 - H01L29/15
- 本发明提供了一种超晶格超大规模集成电路，包括：衬底；过渡层，设置在所述衬底上方；元器件层，设置在所述过渡层上方，元器件层为利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路。在过渡层上方利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路，设计成超晶格超大规模集成电路(MDMFSL‑ULSI:Multi‑Dimension Multi‑Functional Superlattice Ultra‑Large Scale Integrated Circuit)是以二维电子气与二维空穴气超晶格与量子井为基础并具有超高速高可靠抗辐射抗高低温等特征，而且设计效率高，制造工艺周期短，成本低，将极大地改进以上传统硅与化合物集成电路的不足之处。
- 一种半导体结构和制备半导体结构的方法-201780089041.4
- 向鹏;程凯 - 苏州晶湛半导体有限公司
- 2017-04-24 - 2023-08-04 - H01L29/15
- 一种半导体结构和制备半导体结构的方法，解决了现有技术中在衬底上外延生长半导体化合物外延结构所存在的易龟裂、翘曲大以及位错密度大的问题。该半导体结构包括：衬底(1)；设置在所述衬底(1)上方的至少一个周期结构(3)；其中，每个所述周期结构(3)包括至少一个周期，每个所述周期包括沿外延方向依次叠加的第一周期层(31)和第二周期层(32)。
- 一种可调谐二维材料超晶格器件的实现方法-202310044133.8
- 魏斌斌;臧晴;刘阳;刘春恒;侯进永;韩兴斌;张浩;董继铎 - 中国人民解放军军事科学院系统工程研究院
- 2023-01-29 - 2023-06-27 - H01L29/15
- 本发明涉及凝聚态物理领域，特别涉及一种可调谐二维材料超晶格器件的实现方法。该实现方法包括构建二维材料超晶格，并通过超晶格结构参数调控单元实现二维材料超晶格器件的调谐。所述的二维材料超晶格由氮化硼/二维材料/氮化硼三明治结构以及可变形纳米栅极构成；所述的结构参数调控单元，包含样品台，压电陶瓷以及控制器，本发明通过压电陶瓷控制可变形纳米栅极表面形貌，从而改变栅极与三明治结构接触面积，实现二维材料超晶格结构参数的原位调控。
- 半导体结构-202111476083.8
- 陈志谚;钒达·卢;孙健仁;连羿韦;王端玮;陈俊扬 - 世界先进积体电路股份有限公司
- 2021-12-06 - 2023-06-06 - H01L29/15
- 一种半导体结构，包含基底、晶种层、磊晶成长层及超晶格结构。晶种层设置于基底上，磊晶成长层设置于晶种层上方，以及超晶格结构设置于晶种层与磊晶成长层之间。超晶格结构包括交错堆栈的复数个超晶格单元，且相邻的两个超晶格单元包含第一和第二超晶格单元，第一超晶格单元包含第一超晶格层及堆栈于其上的第二超晶格层，第二超晶格单元包含第三超晶格层及堆栈于其上的第四超晶格层，其中第一超晶格层包含复数对的第(1‑1)子层和第(1‑2)子层，第二超晶格层包含复数对的第(2‑1)子层和第(2‑2)子层。
- 一种半导体结构及其制备方法-202111446531.X
- 孔真真;王桂磊;亨利·H·阿达姆松;苗渊浩;杜勇;苏佳乐;张毅文;任宇辉 - 中国科学院微电子研究所
- 2021-11-30 - 2023-06-02 - H01L29/15
- 本发明提供了一种半导体结构及其制备方法，该半导体结构包括基底，基底上方形成锗虚拟衬底层，锗虚拟衬底层上方形成锗硅逆渐变缓冲层，锗硅逆渐缓冲层上方形成第一锗硅限制层，第一锗硅限制层上方形成锗量子阱层和硅量子阱层，锗量子阱层和硅量子阱层上方形成第二锗硅限制层，第二锗硅限制层上方形成硅帽层。通过两个锗硅限制层，同时将二维电子气和二维空穴气限制在由锗量子阱层和硅量子阱层组成的Si/Ge双层超晶格内，与主流CMOS工艺兼容。通过匹配应变锗量子阱层和硅量子阱层组成的Si/Ge双层超晶格中的空间间接激子，能够观察到质量不平衡电子空穴物理超流和玻色‑爱因斯坦凝聚，便于形成半导体量子点等结构进行物理超流和玻色‑爱因斯坦凝聚实验验证。
- 包括作为吸收层的超晶格的半导体装置和方法-201880042877.3
- 武内英树 - 阿托梅拉公司
- 2018-05-16 - 2023-05-30 - H01L29/15
- 半导体装置可以包括：半导体衬底(102)，具有正面和与正面相对的背面；以及在半导体衬底的正面上的超晶格吸收层(104)。所述超晶格吸收层可以包括堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层。装置可以进一步包括：在与所述半导体衬底(102)相对的所述超晶格吸收层(104)上的有源半导体层(106)；在所述有源半导体层中的至少一个半导体电路(108)；在有源层上的至少一个金属互连层(113、114)，以及从所述至少一个金属互连层延伸到所述半导体衬底的背面的至少一个金属通孔(112)。所述超晶格吸收层还可以包含吸收的金属离子。
- 包括超晶格并提供减少的栅泄漏的半导体器件及相关方法-202180041847.2
- 武内英树;Y-H·杨 - 阿托梅拉公司
- 2021-06-10 - 2023-04-04 - H01L29/15
- 半导体器件可以包括半导体基板，以及半导体基板中的浅沟槽隔离(STI)区域(70)，其在半导体基板中限定其间的有源区域(71)，有源区域具有与STI区域相邻且内角至少为125°的圆化肩部。该半导体器件还可以包括在有源区域上的超晶格(25)，该超晶格包括堆叠的层组，每个层组包括：限定基础半导体部分的堆叠的基础半导体单层，以及限制在相邻基础半导体部分的晶格内的至少一个非半导体单层。该半导体器件还可以包括在基板上的包括超晶格的半导体电路。
- 包括具有氧和碳单层的超晶格的半导体器件及相关方法-202180046995.3
- K·D·威克斯;N·W·科迪;M·海塔;R·J·米尔斯;R·J·斯蒂芬森;武内英树 - 阿托梅拉公司
- 2021-07-01 - 2023-03-31 - H01L29/15
- 一种半导体器件(120)可以包括半导体层(121)和与半导体层相邻的超晶格(125)。超晶格可以包括堆叠的层组(145a，145b)，每个层组包括限定基础半导体部分的堆叠的基础半导体单层(146a，146b)，以及限制在相邻的基础半导体部分的晶格内的至少一个非半导体单层(150a，150b)。超晶格的第一层组中的至少一个非半导体单层(150a)可以包含氧并且不含碳，并且超晶格的第二层组中的至少一个非半导体单层(150b)可以包含碳。
- 半导体结构-202080102512.2
- 程凯 - 苏州晶湛半导体有限公司
- 2020-07-21 - 2023-03-21 - H01L29/15
- 本申请提供一种半导体结构，所述半导体结构包括沟道层和设于所述沟道层上的势垒层，所述势垒层包括层叠设置的多层子势垒层，多层所述子势垒层中至少存在三层所述子势垒层，且多层所述子势垒层中的Al组分配比值沿所述势垒层的生长方向呈至少一次上下波动变化。本申请通过设置至少三层的多层子势垒层，多层子势垒层中的Al组分配比值沿所述势垒层的生长方向呈至少一次上下波动变化，而使所述半导体结构形成的能带在势垒层形成一个或者多个量子阱，避免正向漏电。
- 集成电路器件-202210471876.9
- 李商文;金真范;金孝珍;南勇准;郑秀珍 - 三星电子株式会社
- 2022-04-29 - 2023-01-03 - H01L29/15
- 一种集成电路(IC)器件包括在衬底上在第一横向方向上延伸的鳍型有源区。栅极线在鳍型有源区上在第二横向方向上延伸。第二横向方向与第一横向方向交叉。沟道区在衬底和栅极线之间。源极/漏极区在鳍型有源区上与栅极线相邻，并具有面对沟道区的侧壁。超晶格阻挡物在衬底和沟道区之间。超晶格阻挡物与源极/漏极区接触。超晶格阻挡物具有包括掺有氧原子的半导体层的多个第一子层和包括未掺杂的半导体层的多个第二子层被交替堆叠的结构。
- 半导体外延片结构-202222464055.0
- 苏军 - 远山新材料科技有限公司
- 2022-09-15 - 2022-12-09 - H01L29/15
- 本申请公开半导体外延片结构，属于半导体结构技术领域，包括蓝宝石衬底层、缓冲层以及GaN主体层，其中所述缓冲层包括在所述蓝宝石衬底层上由近到远依次设置的溅射薄膜层、低温AlN层、高温AlN层和超晶格层，其中所述超晶格层由4～15个周期依次叠加设置的AlGaN层和GaN层组成，其中在靠近所述高温AlN层的所述超晶格层中，所述AlGaN层靠近所述高温AlN层；其中所述GaN主体层设置在所述超晶格层上，所述GaN主体层的厚度为2000nm～4000nm。本申请记载的半导体外延片结构能够利用这种新的缓冲层结构来有效改善GaN体材料的晶体质量。
- 用于制备包括在凹陷蚀刻内的超晶格的半导体装置的方法-202180024994.9
- N·W·科迪;K·D·威克斯;R·J·斯蒂芬森;R·伯顿;陈仪安;D·筹托夫;武内英树;Y-H·杨 - 阿托梅拉公司
- 2021-03-02 - 2022-11-18 - H01L29/15
- 一种制备半导体装置的方法可以包括：在半导体衬底中，形成与有源区相邻的隔离区；以及选择性蚀刻所述有源区，使得所述有源区的上表面在所述隔离区的相邻表面之下并与其限定台阶边缘。所述方法还可以包括形成覆盖在所述有源区上的超晶格。所述超晶格可以包括堆叠的层组，其中每个层组包括限定基础半导体部分的堆叠的基础半导体单层以及约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层。
- 包括超晶格与不同的非半导体材料单层的半导体器件和相关方法-202180022254.1
- K·D·威克斯;N·W·科迪 - 阿托梅拉公司
- 2021-02-22 - 2022-11-11 - H01L29/15
- 半导体器件可包括半导体衬底(121)和在所述半导体衬底上并包括多个堆叠的层组的超晶格(125)。所述超晶格的每个层组可包括限定了基础半导体部分的多个堆叠的基础半导体单层(146a‑146e)，和被约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层(150a‑150f)。第一至少一个非半导体单层(150a‑150c)可被约束在第一对相邻的基础半导体部分的晶格内并包含第一非半导体材料，和第二至少一个非半导体单层(150d‑150e)可被约束在第二对相邻的基础半导体部分的晶格内并包含不同于所述第一非半导体材料的第二非半导体材料。
- 一种氮化镓基高电子迁移率晶体管及其制备方法-202210659075.5
- 侯合林;谢志文;张铭信;陈铭胜 - 江西兆驰半导体有限公司
- 2022-06-13 - 2022-09-13 - H01L29/15
- 本发明公开了一种氮化镓基高电子迁移率晶体管及其制备方法，该氮化镓基高电子迁移率晶体管包括硅衬底，还包括：依次层叠于硅衬底之上的位错阻断层、GaN高阻层、GaN沟道层、AlN插入层、AlGaN势垒层以及GaN帽层；其中，位错阻断层包括n层层叠设置的位错阻断子层，位错阻断子层包括SiC层以及设于SiC层之上的Al
- 半导体外延结构和半导体外延结构的制备方法-202210601247.3
- 房育涛;陈帅;叶念慈;张洁 - 湖南三安半导体有限责任公司
- 2022-05-30 - 2022-09-02 - H01L29/15
- 本发明的实施例提供了一种半导体外延结构和半导体外延结构的制备方法，涉及半导体外延技术领域，该半导体外延结构包括衬底、成核层和缓冲层，本发明通过在衬底上形成成核层，然后再在成核层上形成缓冲层，其中，成核层包括多层周期性掺杂且重复排列的半导体周期叠层，从而使得成核层形成了具有不同掺杂类型的掺杂超晶格结构，本发明实施例采用不同掺杂类型的掺杂超晶格结构提高成核层的晶体质量，本发明实施例利用形成的掺杂超晶格可以减小外延层穿透位错而获得高晶体质量的外延薄膜，并且能够简单高效地获得高质量成核层，减少外延层穿透位错，从而获得高晶体质量的外延薄膜。
- 含发射极-基极和基极-集电极超晶格的双极结型晶体管及相关方法-202180009285.3
- R·伯顿 - 阿托梅拉公司
- 2021-01-13 - 2022-08-26 - H01L29/15
- 一种双极结型晶体管(BJT)可以包括在其中限定集电极区的基板。第一超晶格可以在基板上，其包括多个堆叠的第一层的组，每个第一层的组包括限定第一基础半导体部分的第一多个堆叠的基础半导体单层，以及被约束在相邻的第一基础半导体部分的晶格内的至少一个第一非半导体单层。此外，基极可以在第一超晶格上，并且第二超晶格可以在基极上，该第二超晶格包括第二多个堆叠的第二层的组，其中每个第二层的组包括限定第二基础半导体部分的多个堆叠的基础半导体单层，以及被约束在相邻的第二基础半导体部分的晶格内的至少一个第二非半导体单层。发射极可以在第二超晶格上。还提供了相关联的方法。
- 碳化硅肖特基二极管及其制备方法-201911063121.X
- 李诚瞻;戴小平;吴煜东;赵艳黎;周正东 - 株洲中车时代电气股份有限公司
- 2019-10-31 - 2022-08-16 - H01L29/15
- 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于衬底上方的第一导电类型漂移层漂移层和位于漂移层上方的超晶格层，所述超晶格层包括多个交替堆叠设置的第一导电类型掺杂层和第二导电类型掺杂层。该二极管还包括位于所述衬底下方并与所述衬底形成欧姆接触的阴极，和位于所述超晶格层上方并与所述超晶格层形成肖特基接触的阳极。本公开通过在SiC SBD阳极端半导体区形成超晶格层，使得在SiC SBD阳极施加负电压，二极管肖特基接触反偏时，超晶格层可以与漂移层形成PN结，通过PN结空间电荷区降低SiC SBD器件的反向漏电，解决了SiC SBD反向漏电过大的问题，提升了SiC SBD的性能。
- P型采用InGaN的PIN二极管及其制备方法-202210000077.3
- 张进成;刘蕙宁;党魁;张燕妮;周弘;宁静;郝跃 - 西安电子科技大学
- 2022-01-01 - 2022-05-13 - H01L29/15
- 本发明公开了一种P型采用InGaN的PIN二极管，主要解决现有GaN PIN二极管P区难以实现有效高掺杂导致性能低的问题。其自下而上包括衬底(1)、N‑型层(2)、本征层(3)及P‑型层(4)，该N‑型层采用由GaN层(21)和Al
- 基于超晶格的PIN二极管及其制备方法-202210000078.8
- 张进成;刘蕙宁;张燕妮;党魁;周弘;宁静;郝跃 - 西安电子科技大学
- 2022-01-01 - 2022-05-13 - H01L29/15
- 本发明公开了一种基于超晶格的PIN二极管，主要解决现有GaN PIN二极管难以形成高有效掺杂P区及低载流子浓度本征区导致性能低的问题。其自下而上包括衬底(1)、N‑型层(2)、本征层(3)及P‑型层(4)，该N‑型层采用由GaN层(21)和Al
- 半导体器件-202111086219.4
- 三宅裕树 - 株式会社电装;丰田自动车株式会社;未来瞻科技株式会社
- 2021-09-16 - 2022-04-12 - H01L29/15
- 一种半导体器件(1)包括p型区(14)，该p型区(14)包括其中第一层(14a)和第二层(14b)交替堆叠的超晶格伪混晶区(14a、14b)。第一层包括氧化镓基半导体。第二层包括由与第一层不同的材料制成的p型半导体。
- 具有包括超晶格的超突变结区域的半导体器件及相关方法-202080058869.5
- R·伯顿;M·海塔;R·J·米尔斯 - 阿托梅拉公司
- 2020-07-15 - 2022-03-29 - H01L29/15
- 一种半导体器件可以包括基板和由基板承载的超突变结区域。超突变结区域可以包括具有第一导电类型的第一半导体层、在第一半导体层上的超晶格层，以及在超晶格层上并且具有与第一导电类型不同的第二导电类型的第二半导体层。第一、第二和超晶格层可以是U形的。该半导体器件还可以包括在超突变结区域的第二半导体层上的栅极介电层、在栅极介电层上的栅电极，以及与超突变结区域相邻的间隔开的源极区域和漏极区域。
- 一种半导体结构和制备半导体结构的方法-201780089029.3
- 程凯;向鹏 - 苏州晶湛半导体有限公司
- 2017-04-24 - 2022-03-01 - H01L29/15
- 一种半导体结构和制备半导体结构的方法，解决了现有技术中在衬底上外延生长半导体化合物外延结构所存在的易龟裂、翘曲大的问题。该半导体结构包括：衬底(1)；设置在所述衬底(1)上方的至少一个周期结构(3)；其中，每个所述周期结构(3)包括至少一个周期，每个所述周期包括沿外延方向依次叠加的第一周期层(31)和第二周期层(32)；其中，所述第n个周期结构(3)的厚度小于所述第n+1个周期结构(3)的厚度，n为大于等于1的整数。
- 包括超晶格和非对称沟道的半导体器件及相关方法-202080038793.X
- 武内英树;R·伯顿;Y-H·杨 - 阿托梅拉公司
- 2020-04-22 - 2022-01-04 - H01L29/15
- 一种半导体器件可以包括基板(61)和在基板中间隔开的第一(62，66)掺杂区域和第二(63)掺杂区域。第一掺杂区域可以大于第二掺杂区域以在它们之间限定非对称沟道。半导体器件还可以包括在第一掺杂区域和第二掺杂区域之间延伸以约束其中的掺杂剂的超晶格(25)。超晶格可以包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层，以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层。栅极(64)可以上覆于非对称沟道。
- 一种氮化镓高精密飞秒绿光激光加工设备-202110893962.4
- 刘文宇;杜金恒 - 山研重光（江苏）科技有限公司
- 2021-08-05 - 2021-11-09 - H01L29/15
- 本发明公开了一种氮化镓高精密飞秒绿光激光加工设备，包括：提供待剥离的发光机构和保护机构，其发光机构包括：激光发生器以及从下到上依次层叠设置的第一衬底、位于第一衬底一侧的多量子阱吸收层、氮化镓外延层和波导结构，激光发生器用于对第一衬底进行激光剥离，氮化镓外延层包括N型氮化镓层、有源层和P型氮化镓层；保护机构包括：从下到上依次层叠设置的第一垒层、第一变温层、第一阱层、第一变温保护层、第二垒层、第二变温层、第二阱层、第二变温保护层、第三垒层。可以通过调节孔径光闲的大小和位置来调整激光光斑的大小，进而可以采用尽可能小的光斑进行激光剥离，使得局部产生的氮化物较少,以提高衬底剥离的合格率。
- 超晶格超大规模集成电路-201910372092.9
- 林和 - 林和
- 2019-05-06 - 2021-10-22 - H01L29/15
- 本发明提供了一种超晶格超大规模集成电路，包括：衬底；过渡层，设置在所述衬底上方；元器件层，设置在所述过渡层上方，元器件层为利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路。在过渡层上方利用基于超晶格集成电路二维电子气与二维空穴气的特殊性能设计的器件来构建超晶格集成电路，设计成超晶格超大规模集成电路(MDMFSL‑ULSI:Multi‑Dimension Multi‑Functional Superlattice Ultra‑Large Scale Integrated Circuit)是以二维电子气与二维空穴气超晶格与量子井为基础并具有超高速高可靠抗辐射抗高低温等特征，而且设计效率高，制造工艺周期短，成本低，将极大地改进以上传统硅与化合物集成电路的不足之处。
- 具有包括氧插入层以约束掺杂剂的金属-半导体接触部的半导体器件和相关方法-201980085383.8
- D·康奈利;M·海塔;武内英树;R·布顿;R·J·米尔斯 - 阿托梅拉公司
- 2019-11-13 - 2021-08-13 - H01L29/15
- 半导体器件可包括半导体层(521)和在该半导体层中的至少一个接触部部。该接触部可包括被约束在该半导体层的相邻半导体部分(546a，546b)的晶体晶格内并通过一至四个单层与该半导体层的表面间隔开的至少一个氧单层(550)，和在该至少一个氧单层上方的在该半导体层的表面上的金属层(531)。在该氧单层和该金属层之间的半导体部分可具有1×10
- 专利分类
