“张须坤”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制备方法-CN202210729165.7有效
发明人： 张须坤;朱春林;姜克;左慧玲;向军利;施金汕;方园 -专利权人：安世半导体科技（上海）有限公司;安世有限公司
申请日： 2022-06-24 - 公布日： 2023-09-01 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种半导体器件及其制备方法，半导体器件包括:半导体层,具有相对的第一和第二表面；沟槽栅,其处于半导体层中，沿着与第一和第二表面平行的第一方向延伸并且从第一表面延伸到半导体层内部,沟槽栅具有远离第二表面的栅开口端；第一导电类型的源极区和第二导电类型的沟道区，在沟槽栅的深度方向上源极区和沟道区在第二表面上的正投影至少部分重叠，源极区具有远离第二表面的源开口端，源开口端越远离第二表面在第二方向上的宽度越小，第二方向与第一和第二表面平行，第一方向垂直于第二方向；绝缘层，处于源开口端的远离第二表面的一侧；接触沟槽，其在沟槽栅的深度方向上从绝缘层延伸穿过源开口端到达沟道区。
半导体器件及其制备方法

[发明专利]在IGBT芯片上集成温度传感器的方法-CN201910909337.7有效
发明人：潘嘉;杨继业;邢军军;黄璇;张须坤;陈冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-09-25 - 公布日： 2023-04-28 - 主分类号： H01L21/331 文献下载
摘要：本申请公开了一种在IGBT芯片上集成温度传感器的方法，属于半导体制造技术领域。该方法包括在硅衬底上生成栅氧化层；在栅氧化层上生成多晶硅栅层；在多晶硅栅层上生成氧化层；在氧化层上生成温度传感器poly层；在温度传感器poly层中的预定深度形成P型区；刻蚀去除预设区域的温度传感器poly层，露出氧化层；在P型区中的预定区域形成N型区；刻蚀去除N型区和P型区表面的温度传感器poly层、未被温度传感器poly层覆盖的氧化层、预定区域的多晶硅栅层；制作温度传感器接触孔；解决了目前IGBT芯片的结温监测方案复杂、精确度不高的问题；达到了实时精确监测IGBT芯片的结温，快速进行温度响应的效果。
igbt 芯片集成温度传感器方法

[发明专利]半导体器件-CN202211581689.2在审
发明人：左慧玲;朱春林;马克·加日达;姜克;张须坤;向军利;施金汕;方园 -专利权人：安世半导体科技（上海）有限公司;安世有限公司
申请日： 2022-12-09 - 公布日： 2023-04-07 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种半导体器件，包括多个元胞，每个元胞包括栅极。所述半导体器件包括栅极焊点、栅极总线和多条栅线，所述栅极总线将所述栅极焊点连接至所述多条栅线，所述多条栅线将所述栅极总线连接至所述多个元胞的栅极，所述多条栅线沿第一轴线布置。所述栅极总线包括沿第二轴线布置的多个第一部分，所述第二轴线与所述第一轴线相交，所述多个第一部分彼此间隔开以将所述半导体器件划分为多个发射区块。所述多个发射区块沿所述第一轴线的长度随着相对于所述栅极焊点的距离而变化，使得从所述栅极焊点经由所述栅极总线和所述多条栅线到达所述多个元胞的栅极的栅极信号大致一致。
半导体器件

[发明专利]半导体器件及其制造方法-CN202210483446.9在审
发明人：朱春林;姜克;向军利;左慧玲;张须坤;施金汕;方园 -专利权人：安世半导体科技（上海）有限公司;安世有限公司
申请日： 2022-05-05 - 公布日： 2022-12-13 - 主分类号： H01L29/06 文献下载
摘要：本发明请求保护一种半导体器件及其制造方法，所述半导体器件包括：具有第一表面和第二表面的半导体主体，所述半导体主体包括：耗尽区，具有第一导电类型的漂移区，具有第一导电类型的岛区，具有第一导电类型的缓冲区，所述漂移区相对于所述缓冲区更靠近所述半导体主体的第一表面，所述耗尽区位于所述漂移区内，其中，所述岛区位于所述漂移区内，所述岛区的第一导电类型离子浓度高于所述漂移区的第一导电类型离子浓度。
半导体器件及其制造方法

[发明专利]具有控制栅极及载流子存储层的IGBT元胞结构及其制造方法-CN202210909115.7在审
发明人： 张须坤;朱春林;姜克 -专利权人：安世半导体科技（上海）有限公司;安世有限公司
申请日： 2022-07-29 - 公布日： 2022-11-25 - 主分类号： H01L29/06 文献下载
摘要：本发明保护一种具有控制栅极及载流子存储层的绝缘栅双极型晶体管IGBT的元胞结构，包括：具有第一表面的N型漂移层，有源区，所述有源区位于相对于第一表面的第二表面，所述有源区包括N型存储层，P型体层和N型掺杂层，且所述有源区从所述第一表面到所述第二表面依次层叠设置N型存储层，P型体层和N型掺杂层,至少三个栅槽体，所述至少三个栅槽体每一个沿垂直于所述第一表面的第一方向从所述第二表面到所述第一表面延伸并接触所述N型漂移层，所述至少三个栅槽体中的每一个是一个栅极槽或一个控制栅极槽，其中，所述栅极槽的侧壁与所述有源区接触，所述控制栅极槽的侧壁与所述P型体层接触而不与所述N型存储层接触。
具有控制栅极载流子存储 igbt 结构及其制造方法

[发明专利]绝缘栅双极型晶体管及其制备方法-CN202110460558.8在审
发明人：芮强;张须坤;李巍;贾鹏 -专利权人：无锡华润华晶微电子有限公司
申请日： 2021-04-27 - 公布日： 2022-10-28 - 主分类号： H01L21/331 文献下载
摘要：本公开提供一种绝缘栅双极型晶体管及绝缘栅双极型晶体管的制备方法。该绝缘栅双极型晶体管的制备方法包括：提供具有第一导电类型的半导体衬底；在所述半导体衬底上形成沟槽；在所述沟槽侧壁形成具有第一导电类型的掺杂层，所述掺杂层的掺杂浓度大于所述半导体衬底的掺杂浓度；通过推阱工艺使所述掺杂层中的掺杂元素横向扩散，以形成载流子存储层。本公开能够降低绝缘栅双极型晶体管的导通电阻。
绝缘栅双极型晶体管及其制备方法

[发明专利]IGBT器件-CN201810120416.5有效
发明人： 张须坤 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-02-07 - 公布日： 2021-06-04 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种IGBT器件，包括：至少两个第一沟槽栅，各第一沟槽栅的至少一个侧面形成有沟道区；至少一个浮空区，浮空区的两侧由两个对应的第一沟槽栅的侧面限定；在浮空区中形成有至少一个穿过浮空区的第二沟槽栅；在浮空区的表面形成有相反掺杂的第一阱区；沟道区的表面形成有发射区且发射区的表面通过接触孔连接到发射极，第一阱区的表面也通过接触孔连接到发射极；第二沟槽栅连接控制信号，在IGBT器件导通时，控制信号使第二沟槽栅将侧面沟道关断使浮空区积累载流子；在所述IGBT器件关断时，控制信号使第二沟槽栅的侧面沟道导通并积累的载流子通过泄放。本发明能同时降低器件的通态压降以及降低器件的关断损耗。
igbt 器件

[发明专利]晶圆背面减薄工艺方法-CN201710847318.7有效
发明人：孔蔚然;杨继业;邢军军;潘嘉;黄璇;张须坤;陈冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-09-19 - 公布日： 2020-06-09 - 主分类号： H01L21/304 文献下载
摘要：本发明公开了一种晶圆背面减薄工艺方法，包括步骤：步骤一、在晶圆上完成产品的正面工艺；步骤二、在晶圆正面依次形成钝化层和聚酰亚胺；步骤三、进行光刻刻蚀形成钝化层和聚酰亚胺的叠加图形结构并由叠加图形结构组成晶圆的正面支撑结构；步骤四、对晶圆背面进行减薄，通过增加所述面支撑结构的面积减少产品的正面工艺图形的面内高度差异对减薄后的晶圆的厚度的影响。本发明能减少正面图形的落差对减薄后的厚度的影响，从而能提高减薄后的晶圆厚度的均匀性，能防止碎片发生。
背面工艺方法

[发明专利]在IGBT芯片上集成温度传感器的方法-CN201910914289.0在审
发明人：潘嘉;杨继业;邢军军;黄璇;张须坤;陈冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-09-25 - 公布日： 2019-12-27 - 主分类号： H01L21/331 文献下载
摘要：本申请公开了一种在IGBT芯片上集成温度传感器的方法，属于半导体制造技术领域。该方法包括在硅衬底上生成栅氧化层；在栅氧化层上生成多晶硅栅层；在多晶硅栅层上生成氧化层；在氧化层上生成温度传感器poly层；在温度传感器poly层中形成P型区；刻蚀预设区域的温度传感器poly层，直到露出氧化层；在P型区中形成N型区；刻蚀去除N型区和P型区表面的温度传感器poly层、未被温度传感器poly层覆盖的氧化层、预定区域的多晶硅栅层；同时制作温度传感器接触孔和IGBT接触孔；解决了目前IGBT芯片的结温监测方案复杂、精确度不高的问题；达到了实时精确监测IGBT芯片的结温，快速进行温度响应的效果。
温度传感器氧化层多晶硅栅层栅氧化层接触孔结温刻蚀半导体制造技术集成温度传感器精确监测温度响应预定区域预设区域硅衬底去除监测覆盖申请制作

[发明专利]超结IGBT器件及其制造方法-CN201910089922.7在审
发明人： 张须坤;杨继业;邢军军;潘嘉;李昊;陆怡 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-01-30 - 公布日： 2019-06-14 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种超结IGBT器件，包括：由多个N型柱和P型柱交替排列而成超结结构，在各超结单元顶部形成有器件单元结构；器件单元结构包括沟槽栅，沟槽栅形成于N型柱的顶部，体区通过沟槽栅自对准形成，在体区顶部形成由通过沟槽栅自对准形成的N型隔离层，使体区和P型柱隔离。本发明还公开了一种超结IGBT器件的制造方法。本发明能实现P型柱和P型体区的隔离，能提高器件的通态电流能力，能降低通态电压，同时不需要更改版图或增加外延层，具有较低成本。
沟槽栅超结体区器件单元结构自对准隔离超结结构交替排列通态电流通态电压低成本隔离层外延层制造

[发明专利]IGBT器件-CN201910014758.3在审
发明人：杨继业;邢军军;潘嘉;李昊;陆怡;赵龙杰;张须坤;黄璇;陈冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-01-08 - 公布日： 2019-06-14 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种IGBT器件，包括：设置在漂移区中的超结结构，超结结构由多个N型柱和P型柱交替排列而成。在各超结单元顶部的N型外延层中形成有IGBT器件的器件单元结构；器件单元结构包括：体区，栅极结构和源区；在体区的底部表面和对应的P型柱的顶部表面之间形成有掺杂浓度大于N型外延层的掺杂浓度的N型隔离层，N型隔离层用于实现体区和P型柱之间的隔离。本发明通过结合超结结构和N型隔离层的结构能提高器件的电流密度和降低器件的通态压降降低，还能降低器件的关断损耗。
超结结构隔离层体区器件单元结构降低器件掺杂底部表面顶部表面关断损耗交替排列通态压降栅极结构漂移区超结源区隔离

[发明专利]RC-IGBT器件及其制造方法-CN201910034228.5在审
发明人：潘嘉;杨继业;邢军军;张须坤 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-01-15 - 公布日： 2019-05-31 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种RC‑IGBT器件，该RC‑IGBT正面形成该器件各功能区，该RC‑IGBT背面形成的集电区呈矩阵排布，RC‑IGBT背面还设有促使IGBT进入电导调制状态的引导区，引导区所处位置不存在集电区。本发明还公开了一种RC‑IGBT器件制造方法。本发明在RC‑IGBT器件的N集电区版图设计加入了引导区结构，能引导IGBT尽快进入IGBT电导调制状态，能消除RC‑IGBT通态压降的snapback现象，对RC‑IGBT性能有较大提升。
集电区引导区电导调制背面版图设计矩阵排布所处位置通态压降功能区制造

[发明专利]能降低米勒电容的超结IGBT器件-CN201510819602.4有效
发明人： 张须坤;张广银;卢烁今;朱阳军 -专利权人：江苏物联网研究发展中心;江苏中科君芯科技有限公司
申请日： 2015-11-23 - 公布日： 2019-02-15 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种能降低米勒电容的超结IGBT器件，其包括半导体基板，半导体基板的漂移区内设置第一导电类型柱以及第二导电类型柱；在第二导电类型柱内的上部设有第二导电类型基区，第二导电类型基区内设有第一导电类型源区，第一导电类型源区、第二导电类型基区与半导体基板上的发射极金属欧姆接触，在第二导电类型基区内用于形成导电沟道区域的上方覆盖有多晶硅栅极，多晶硅栅极通过覆盖在第二导电类型基区、第一导电类型柱上的绝缘层与第一导电类型源区、第二导电类型基区绝缘隔离，在绝缘层上覆盖有浮空栅极，所述浮空栅极通过绝缘层与多晶硅栅极绝缘隔离。本发明能有效减少米勒电容，并能屏蔽寄生电容，提高超结器件的高频特性，安全可靠。
降低米勒电容 igbt 器件

[发明专利]RC-IGBT器件及其工艺方法-CN201810110324.9在审
发明人： 张须坤 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-02-05 - 公布日： 2018-08-10 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种RC‑IGBT器件，在衬底正面具有栅极沟槽及体区，体区中还具有第一重掺杂P型区及第一重掺杂N型区，衬底表面具有层间介质及金属引出的发射极，在衬底背面表层从内向外一次具有N型缓冲层及第二重掺杂P型区，还具有第二重掺杂N型区，所述第二重掺杂P型区与第二重掺杂N型区位于同一层，衬底表面覆盖背面金属形成集电极；所述N型缓冲层中，还具有多个P型悬浮注入层。本发明所述的RC‑IGBT器件，通过在N型缓冲层中内引入多个P型悬浮注入层，限制栅极沟道导通后流经第二重掺杂区被集电极收集的电流路径，使得更多的电子电流流经第二重掺杂区域的上方，从而时使RC‑IGBT提前进入双极导电模式，减小或避免RC‑IGBT发生snap‑back现象。
重掺杂P型区重掺杂衬底表面集电极注入层体区悬浮重掺杂区域层间介质衬底背面衬底正面导电模式电流路径电子电流金属形成栅极沟槽栅极沟道重掺杂区发射极同一层导通减小双极背面金属引入覆盖

[发明专利]提高动态雪崩抗性的功率二极管-CN201610147403.8在审
发明人： 张须坤;沈千行;卢烁今;朱阳军 -专利权人：江苏中科君芯科技有限公司;江苏物联网研究发展中心
申请日： 2016-03-15 - 公布日： 2016-06-08 - 主分类号： H01L29/868 文献下载
摘要：本发明涉及一种提高动态雪崩抗性的功率二极管，其包括半导体基板以及位于所述半导体基板内的第一导电类型基区；在半导体基板的背面设置用于形成阴极的阴极区，在所述半导体基板的正面设置用于形成阳极的阳极区；在所述阳极区与第一导电类型基区间设置若干第一导电类型柱与第二导电类型柱交替分布的超结结构，所述超结结构内的第一导电类型柱的掺杂浓度与超结结构内的第二导电类型柱的掺杂浓度相同，且超结结构内第一导电类型柱的掺杂浓度高于第一导电类型基区的掺杂浓度。本发明结构紧凑，能有效提高动态雪崩抗性，提高静态击穿电压，改善功率二极管的性能，安全可靠。
提高动态雪崩抗性功率二极管

1
共 15 条