[发明专利]用于在半导体器件中形成应激源区的机制

权利要求书

1.一种半导体器件，所述半导体器件包括：

半导体衬底；

栅极结构，设置在所述半导体衬底的沟道区的上方；

第一应力区，设置在所述半导体衬底内，所述第一应力区包括至少一个位错；以及

第二应力区，设置所述半导体衬底内并且覆在所述第一应力区上，所述第二应力区包括外延应力诱导材料。

2.根据权利要求1所述的半导体器件，其中在所述半导体器件内所述第一应力区的深度大于所述第二应力区的深度。

3.根据权利要求1所述的半导体器件，其中第一位错和第二位错沿[111]方向形成。

4.根据权利要求3所述的半导体器件，其中所述[111]方向具有在大约45度到大约65度范围内的角度，所述角度相对于与所述半导体衬底表面平行的轴向测得。

5.根据权利要求1所述的半导体器件，其中所述至少一个位错从所述第一应力区延伸通过所述第二应力区。

6.根据权利要求1所述的半导体器件，其中第一位错具有设置在所述半导体衬底内的低于100纳米的深度处的夹断点，所述深度相对于所述半导体衬底的表面测得。

7.一种半导体器件，所述半导体器件包括：

半导体衬底；

栅极结构，设置在所述半导体衬底的沟道区的上方；

第一应力区，设置所述半导体衬底内，所述第一应力区包括至少一个位错；以及

第二应力区，设置所述半导体衬底内并且覆在所述第一应力区上，所述第二应力区包括外延应力诱导材料，其中包括栅极结构的晶体管为n型金属氧化物硅(NMOS)场效应晶体管(FET)，并且其中所述外延应力诱导材料包括SiC、SiP或SiCP。

8.一种制造半导体器件的方法，该方法包括：

提供具有栅层叠件的衬底；

实施预非晶注入(PAI)工艺以在所述衬底上形成非晶区；

在所述衬底的上方形成应力膜；

在形成应力膜之后实施退火工艺以使所述非晶区重结晶；

在所述衬底上形成凹槽区，其中所述凹槽区覆在重结晶区上；

在所述凹槽区内形成外延应力诱导材料。

9.根据权利要求8所述的方法，其中所述重结晶区包括至少一个位错。

10.根据权利要求8所述的方法，其中实施所述PAI工艺包括将硅(Si)或锗(Ge)注入物质注入所述衬底。