“重新封装”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果516520个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置封装件及其制造方法-CN201010161959.5有效
发明人：邱基综;廖国宪;易维绮;陈郁琪;范振铨 -专利权人：日月光半导体制造股份有限公司
申请日： 2010-04-09 - 公布日： 2011-05-25 - 主分类号： H01L23/552 文献下载
摘要：一种半导体装置封装件及其制造方法。一实施例中的半导体装置封装件包括半导体装置、封装体、一组重新分配层及电磁干扰遮蔽。封装体覆盖半导体装置的侧表面、封装体的下表面及半导体装置的下表面。重新分配层邻近于前表面而配置并包括接地组件。接地组件包括连接表面，且连接表面电性暴露邻近于此组重新分配层的至少一侧表面之处。电磁干扰遮蔽邻近于封装体而配置并电性连接接地组件的连接表面。
半导体装置封装及其制造方法

[发明专利]三维扇出型内存封装结构及其封装方法-CN202210475750.9在审
发明人：陈彦亨;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2022-04-29 - 公布日： 2022-08-30 - 主分类号： H01L25/18 文献下载
摘要：本发明提供一种三维扇出型内存封装结构及其封装方法，该封装结构包括：三维扇出型内存封装单元，包括：两片以上呈阶梯形构造层叠的内存芯片叠层，每个内存芯片上具有焊垫，形成于焊垫上的第一金属连接柱，第二金属连接柱，第一封装层，形成于内存芯片叠层背面的第一重新布线层，形成于内存芯片叠层正面的第二重新布线层，金属凸块；与第一重新布线层电连接的外围电路芯片及包覆外围电路芯片的第二封装层。该封装结构可以进行高密度高集成线宽线距；制程时间短，效率高；可使封装结构的厚度大幅降低，实现中道至后道取代基板的封装工艺形式。
三维扇出型内存封装结构及其方法

[发明专利]3D芯片封装结构及其制备方法-CN201910492260.8在审
发明人：吴政达;吕娇;陈彦亨;林正忠 -专利权人：中芯长电半导体（江阴）有限公司
申请日： 2019-06-06 - 公布日： 2020-12-08 - 主分类号： H01L21/56 文献下载
摘要：本发明提供一种3D芯片封装结构及其制备方法，3D芯片封装结构包括：重新布线层；芯片，倒装键合于重新布线层的上表面；第一电连接结构，位于重新布线层的上表面；第一塑封层，位于重新布线层的上表面，且将芯片及第一电连接结构塑封位于第一塑封层的上表面上；第二塑封层，位于第一塑封层的上表面上；第三电连接结构，位于第二塑封层的上表面上；第三塑封层，位于第二塑封层的上表面上，且将第三电连接结构塑封；顶层金属线层，位于第三塑封层的上表面；焊球凸块，位于重新布线层的下表面本发明的3D芯片封装结构中，芯片实现了3D封装，成本较低、封装集成度高，可以满足小型化发展趋势的需要。
芯片封装结构及其制备方法

[实用新型]3D芯片封装结构-CN201920852233.2有效
发明人：吴政达;吕娇;陈彦亨;林正忠 -专利权人：中芯长电半导体(江阴)有限公司
申请日： 2019-06-06 - 公布日： 2019-12-17 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种3D芯片封装结构，3D芯片封装结构包括：重新布线层；芯片，倒装键合于重新布线层的上表面；第一电连接结构，位于重新布线层的上表面；第一塑封层，位于重新布线层的上表面，且将芯片及第一电连接结构塑封位于第一塑封层的上表面上；第二塑封层，位于第一塑封层的上表面上；第三电连接结构，位于第二塑封层的上表面上；第三塑封层，位于第二塑封层的上表面上，且将第三电连接结构塑封；顶层金属线层，位于第三塑封层的上表面；焊球凸块，位于重新布线层的下表面本实用新型的3D芯片封装结构中，芯片实现了3D封装，成本较低、封装集成度高，可以满足小型化发展趋势的需要。
上表面塑封层电连接结构重新布线层芯片封装结构本实用新型塑封芯片顶层金属线倒装键合芯片实现集成度下表面焊球凸块封装

[发明专利]报文的透传方法和装置-CN200710121219.7有效
发明人：裴;䶮;姚金源 -专利权人：华为技术有限公司
申请日： 2007-08-31 - 公布日： 2008-02-27 - 主分类号： H04L12/56 文献下载
摘要：本发明实施例涉及一种报文的透传方法，包括：将接收到的携带以太二层和三层封装的报文，重新进行封装，并在伪链路中进行传输；在输出报文时，根据伪链路出口的链路封装类型对报文再次进行封装。本发明实施例还涉及一种报文的透传装置，包括：重新封装模块，用于将接收到的携带以太二层和三层封装的报文，重新进行封装，并在伪链路中进行传输；再次封装模块，用于在输出报文时，根据伪链路出口的链路封装类型对报文再次进行封装因此，本发明实施例报文的透传方法和装置，实现了报文在透传时，不丢弃二层封装信息，可以保留重要的原始报文oE的二层头信息，增加了PWE3接入时的组网灵活性，减少了组网约束性，提高了互通灵活性。
报文方法装置

[发明专利]多芯片封装结构以及形成多芯片封装结构的方法-CN201010199279.2无效
发明人：谢东宪 -专利权人：联发科技股份有限公司
申请日： 2010-06-09 - 公布日： 2010-12-29 - 主分类号： H01L25/00 文献下载
摘要：一种多芯片封装结构以及形成多芯片封装结构的方法，多芯片封装包含：芯片载体；半导体裸芯片，设置在芯片载体的裸芯片依附面上，其中，多个输入/输出焊盘位于半导体裸芯片之内或之上；重布线层压结构，位于半导体裸芯片上，包含耦接该多个输入/输出焊盘的多个重新分配接合焊盘；至少一个接合线，用以将至少一个重新分配接合焊盘与芯片载体互连；芯片封装，设置在至少另一个该重新分配接合焊盘上；以及胶体，封装接合线的至少一部分。利用本发明，可解决由于裸芯片体积减小而引起的接合焊盘间距限制问题，并且实现了叠层封装结构的多芯片封装，从而可提高芯片性能。
芯片封装结构以及形成方法

[实用新型]人脸识别芯片的封装结构-CN201720930351.1有效
发明人：陈彦亨;林正忠 -专利权人：中芯长电半导体（江阴）有限公司
申请日： 2017-07-28 - 公布日： 2018-02-13 - 主分类号： H01L21/56 文献下载
摘要：本实用新型提供一种人脸识别芯片的封装结构，包括重新布线层，其第一面具有凸点下金属及金属凸块；人脸识别芯片，其侧壁制作有导线以将正面电路引出至侧壁；其通过ACF异相导电胶装设于所述重新布线层的第二面上，实现导线与重新布线层的电性连接；玻璃盖板，封装于所述人脸识别芯片上；封装材料，包围于所述人脸识别芯片以及所述玻璃盖板四周，且露出所述玻璃盖板。本实用新型采用封装材料包围式的封装人脸识别芯片，具有较强的机械性能；结构较简单，可有效降低封装的成本；所述人脸识别芯片采用侧面导电，引线结构简单，并采用封装材料对导线进行保护，提高了导线的稳定性。
识别芯片封装结构

[实用新型]一种基于基板的IPD集成封装结构-CN201822195444.1有效
发明人：司马格;孙鹏 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2018-12-26 - 公布日： 2019-06-25 - 主分类号： H01L25/16 文献下载
摘要：本实用新型公开了一种基于基板的IPD集成封装结构，包括：封装基板，所述封装基板具有自顶部向内延伸的芯片腔体；第一芯片，所述第一芯片设置在所述芯片腔体中；塑封胶层，所述塑封胶层包覆所述第一芯片；重新布局布线层，所述重新布局布线层设置在所述封装基板和所述第一芯片之上；集成无源器件；以及外接焊球，所述外接焊球设置在所述封装基板的底部。
封装基板芯片集成封装结构布线层塑封胶芯片腔焊球基板外接集成无源器件本实用新型包覆向内延伸

[发明专利]一种封装结构及其制备方法-CN201911078754.8在审
发明人：林章申;陈彦亨;林正忠 -专利权人：中芯长电半导体（江阴）有限公司
申请日： 2019-11-07 - 公布日： 2020-02-21 - 主分类号： H01L25/065 文献下载
摘要：本发明提供一种封装结构及其制备方法，所述封装结构包括：第二重新布线层；第一重新布线层，所述第一重新布线层与所述第二重新布线层电连接；半导体芯片，正面朝下倒装于所述第一重新布线层的第二表面，且与所述第一重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述第一重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触；球栅阵列，设于所述第二重新布线层的下表面，且与所述第二重新布线层电连接本发明通过使用重新布线层代替电路基板，可以有效降低封装厚度；通过两层重新布线层，避免使用硅中间层及硅通孔，降低成本；线宽线距可小于2μm，满足小线宽需求。
一种封装结构及其制备方法

[实用新型]一种封装结构-CN201921909549.7有效
发明人：林章申;陈彦亨;林正忠 -专利权人：中芯长电半导体（江阴）有限公司
申请日： 2019-11-07 - 公布日： 2020-05-12 - 主分类号： H01L25/065 文献下载
摘要：本实用新型提供一种封装结构，所述封装结构包括：第二重新布线层；第一重新布线层，所述第一重新布线层与所述第二重新布线层电连接；半导体芯片，正面朝下倒装于所述第一重新布线层的第二表面，且与所述第一重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述第一重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触；球栅阵列，设于所述第二重新布线层的下表面，且与所述第二重新布线层电连接本实用新型通过使用重新布线层代替电路基板，可以有效降低封装厚度；通过两层重新布线层，避免使用硅中间层及硅通孔，降低成本；线宽线距可小于2μm，满足小线宽需求。
一种封装结构

[实用新型]一种封装结构-CN201920390906.7有效
发明人：陈彦亨;林正忠;吴政达 -专利权人：中芯长电半导体(江阴)有限公司
申请日： 2019-03-26 - 公布日： 2019-12-31 - 主分类号： H01L23/552 文献下载
摘要：本实用新型提供一种封装结构，封装结构包括：重新布线层、芯片、金属连接柱、电磁隔离结构、封装层、天线金属层、金属凸块，所述天线金属层与所述芯片通过所述重新布线层及所述金属连接柱进行电性连接。本实用新型的封装结构及封装方法大大提高天线的效率及性能，且本实用新型的封装结构及方法整合性较高，有效缩小封装体积，使得封装结构具有较高的集成度以及更好的封装性能，且可以实现多层封装结构的垂直互连，本实用新型的封装结构能使芯片不受电磁干扰
封装结构本实用新型金属连接柱重新布线层天线金属芯片封装多层封装结构垂直互连电磁干扰电磁隔离电性连接封装性能金属凸块天线损耗集成度封装层整合性天线

[发明专利]指纹识别芯片的封装结构及封装方法-CN201710796572.9在审
发明人：陈彦亨;林正忠;吴政达 -专利权人：中芯长电半导体（江阴）有限公司
申请日： 2017-09-06 - 公布日： 2017-12-15 - 主分类号： H01L23/498 文献下载
摘要：本发明提供一种指纹识别芯片的封装结构及封装方法，包括重新布线层；指纹识别芯片，位于重新布线层的第一表面；指纹识别芯片包括功能区域及位于功能区域外侧的若干个金属焊盘，功能区域内设置有功能器件，金属焊盘位于指纹识别芯片的正面，且与功能器件电连接；指纹识别芯片经由金属焊盘与重新布线层接触连接；塑封材料层，位于重新布线层的第一表面，将指纹识别芯片封裹塑封；塑封材料层内设有若干个采用激光钻工工艺形成的上下贯通的通孔，通孔暴露出部分所述重新布线层；导电结构，填充于通孔内，且与重新布线层电连接。本发明采用扇出型封装（Fan out）指纹识别芯片，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点。
指纹识别芯片封装结构方法

[发明专利]双面塑封扇出型系统级叠层封装结构及其制备方法-CN201710542858.4在审
发明人：陈彦亨;林正忠 -专利权人：中芯长电半导体（江阴）有限公司
申请日： 2017-07-05 - 公布日： 2017-09-22 - 主分类号： H01L25/16 文献下载
摘要：本发明提供一种双面塑封扇出型系统级叠层封装结构及其制备方法，包括如下步骤1）提供一载体；2）于载体的上表面形成重新布线层；3）于重新布线层的第一表面形成连接焊球；4）于重新布线层的第一表面键合半导体芯片；5）于重新布线层的第一表面形成第一塑封层；6）去除载体；7）于重新布线层的第二表面键合被动元件；8）于重新布线层的第二表面形成第二塑封层；9）于第一塑封层的上表面形成焊料凸块。本发明的双面塑封扇出型系统级叠层封装结构在重新布线层的上下两侧分别设置半导体芯片与被动元件，可以提高封装结构的整体效率；同时，由于半导体芯片与被动元件分别位于重新布线层的上下两侧，二者与重新布线层呈叠层结构
双面塑封扇出型系统级叠层封装结构及其制备方法

[发明专利]扇出型封装结构及封装方法-CN202010969171.0在审
发明人：陈彦亨;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2020-09-15 - 公布日： 2022-03-15 - 主分类号： H01L21/48 文献下载
摘要：本发明提供一种扇出型封装结构及封装方法，扇出型封装结构包括重新布线层、钝化层、半导体芯片、封装层、凹槽、第一金属凸块、第二金属凸块、转接板、堆叠芯片封装体、被动元件及填充层。本发明将多种具有不同功能的芯片整合在一个封装结构中，从而可提高扇出型封装结构的整合性；通过重新布线层、转接板及金属凸块，实现了三维垂直堆叠封装，可有效提高封装结构的集成度，且可有效缩短传导路径，以降低功耗
扇出型封装结构方法

[发明专利]互连的多个倒装芯片堆叠的封装结构及其制备方法-CN202110763020.4在审
发明人：郑清毅;陈银龙 -专利权人：芯原微电子（南京）有限公司;芯原微电子（上海）股份有限公司;芯原微电子（成都）有限公司
申请日： 2021-07-06 - 公布日： 2021-10-26 - 主分类号： H01L25/16 文献下载
摘要：本发明提供一种互连的多个倒装芯片堆叠的封装结构及其制备方法，该封装结构包括：重新布线层；沿垂直方向堆叠于重新布线层上表面的倒装芯片堆叠结构；倒装芯片堆叠结构包括N层倒装芯片及N‑1层转接板，N≥2；其中，第一层倒装芯片与第一层转接板焊接在重新布线层上，第M层转接板焊接在第M‑1层转接板上，第M层倒装芯片叠置在第M‑1层倒装芯片上及第M‑1层转接板上，且与第M‑1层倒装芯片非电性连接，与第M‑1层转接板电性连接，N≥M≥2；封装层。该封装结构将现有技术中倒装芯片以水平排布方式封装的封装结构改变为沿垂直排布方式封装的三维封装结构，有效减小了多个倒装芯片堆叠封装的面积利用率，缩小封装体的尺寸，利于产品的小型化。
互连倒装芯片堆叠封装结构及其制备方法

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条