“谢东宪”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]探针卡组件-CN202111480904.5在审
发明人： 谢东宪 -专利权人：联发科技股份有限公司
申请日： 2021-12-06 - 公布日： 2022-07-08 - 主分类号： G01R1/073 文献下载
摘要：本发明公开一种探针卡组件，包括：电路板；基板，与该电路板相对设置并电连接至该电路板，其中，该电路板具有面向该基板的第一开口，和/或该基板具有面向该电路板的第二开口；至少一个被动部件，设置于该电路板与该基板之间且至少部分容纳于该第一开口与该第二开口中的至少一个中。本发明提供相对简单的方法来修改探针卡组件和/或提高探针卡组件的性能，这可以为探针卡组件提供设计灵活性并增强探针卡组件的性能和可靠性。
探针组件

[发明专利]半导体器件及其晶圆级封装-CN201610099033.5有效
发明人：许仕逸;谢东宪;周哲雅 -专利权人：联发科技股份有限公司
申请日： 2016-02-23 - 公布日： 2019-05-17 - 主分类号： H01L23/522 文献下载
摘要：本发明提供一种半导体器件，包括集成电路裸晶、钝化层和重布线层结构。集成电路裸晶具有主动表面，在主动表面上设有至少一第一片上金属垫和第二片上金属垫，第一片上金属垫邻近第二片上金属垫。钝化层位于主动表面上，且覆盖第一片上金属垫和第二片上金属垫。重布线层结构位于钝化层上。重布线层结构包括第一着垫，位于第一片上金属垫的上方；第一导孔，位于重布线层结构中，电连接第一着垫与第一片上金属垫；第二着垫，位于第二片上金属垫的上方；第二导孔，位于重布线层结构中，电连接第二着垫与第二片上金属垫；以及至少三条线路，设于重布线层结构上，并通过第一着垫与第二着垫之间的空间。本发明还提供一种晶圆级封装，可提高信号完整性。
半导体器件及其晶圆级封装

[发明专利]半导体芯片封装构件-CN201610284636.2有效
发明人：萧景文;林子闳;彭逸轩;谢东宪;张圣明 -专利权人：联发科技股份有限公司
申请日： 2016-04-29 - 公布日： 2019-04-05 - 主分类号： H01L23/488 文献下载
摘要：本发明公开了一种半导体芯片封装构件，以提高散热效能。其中该半导体封装构件包含：基板，具有芯片安装面；多个焊接垫，设于该芯片安装面上；第一虚设接垫，设于该芯片安装面上；第二虚设接垫，与该第一虚设接垫间隔开，并且设于该芯片安装面上；防焊屏蔽，设于该芯片安装面上，并部分覆盖该多个焊接垫中的每个焊接垫、该第一虚设接垫与该第二虚设接垫；芯片封装，安装在该芯片安装面上，并透过设于该焊接垫上的多个锡球电连接该基板；分立元件，设于该芯片封装与该基板之间，该分立元件具有第一连接端与第二连接端；第一焊锡，将该第一连接端、该第一虚设接垫与该芯片封装连接起来；以及第二焊锡，将该第二连接端、该第二虚设接垫与该芯片封装连接起来。
半导体芯片封装构件

[发明专利]半导体封装组合结构-CN201610111641.3有效
发明人： 谢东宪;周哲雅 -专利权人：联发科技股份有限公司
申请日： 2016-02-29 - 公布日： 2018-08-31 - 主分类号： H01L23/488 文献下载
摘要：本发明公开了一种半导体封装组合结构，包括：重分布层结构、半导体芯片、第一焊接掩模层和额外电路结构。其中，该重分布层结构具有互为相反面的芯片接合面和凸块接合面。该半导体芯片接合于该重分布层结构的该芯片接合面上。该第一焊接掩模层设于该芯片接合面上且围绕该半导体芯片；该额外电路结构设于该第一焊接掩模层之一部分上且围绕该半导体芯片；并且，该额外电路结构包括：导电垫部分，具有第一宽度；以及导孔部分，具有第二宽度，其中该第二宽度小于该第一宽度，其中该导孔部分穿过该第一焊接掩模层以耦接至该重分布层结构。本发明，可以加大芯片接合面积。
半导体封装组合结构

[发明专利]半导体封装-CN201410091379.1有效
发明人：张圣明;谢东宪;陈南诚 -专利权人：联发科技股份有限公司
申请日： 2014-03-12 - 公布日： 2017-08-01 - 主分类号： H01L25/16 文献下载
摘要：本发明提供一种半导体封装，包括第一半导体封装和第二半导体封装。第一半导体封装包括第一基底，具有第一元件贴附面和相对于第一元件贴附面的第一凸块贴附面。第二半导体封装接合至第一半导体封装的第一元件贴附面，包括第二基底、动态随机存取存储器元件、去耦合电容和多个导电结构。第二基底具有第二元件贴附面和相对于第二元件贴附面的第二凸块贴附面。动态随机存取存储器元件固接在第二元件贴附面上。去耦合电容固接在第二元件贴附面上。多个导电结构设置在第二凸块贴附面上，且连接至第一元件贴附面。本发明所揭示的半导体封装，可使半导体封装中的第一半导体封装和第二半导体封装维持原始的封装尺寸而不需要提供给去耦合电容的额外面积。
半导体封装

[发明专利]半导体封装-CN201510765560.0在审
发明人： 谢东宪;李怡慧 -专利权人：联发科技股份有限公司
申请日： 2015-11-11 - 公布日： 2016-07-20 - 主分类号： H01L23/495 文献下载
摘要：本发明提供了一种半导体封装。该半导体封装包括引线框架，该引线框架构包括芯片踏板、支撑杆、至少两个电源引脚、电源条和压模材料。支撑杆与芯片踏板连接，且从芯片踏板向外方向延伸。至少两个电源引脚与芯片踏板、支撑杆分离，且具有靠近芯片踏板的第一端和从芯片踏板向外延伸的第二端。电源条与所述至少两个电源引脚连接，且具有支撑部分。压模材料封装该引线框架，使该支撑部分暴露出来。采用本发明，可以提高设计的灵活性。
半导体封装

[发明专利]倒装芯片封装-CN201310321262.3无效
发明人：黄清流;谢东宪;周哲雅 -专利权人：联发科技股份有限公司
申请日： 2013-07-29 - 公布日： 2014-03-12 - 主分类号： H01L23/488 文献下载
摘要：发明提供了一种倒装芯片封装。所述倒装芯片封装包括：封装结构，具有第一接垫以及第二接垫形成于其上，其中第一接垫的特征尺寸不同于第二接垫的特征尺寸；半导体芯片，面向封装结构，具有第一凸块底金属层以及第二凸块底金属层形成于其上，其中第一凸块底金属层的特征尺寸不同于第二凸块底金属层的特征尺寸；以及第一导电组件，设置于第一接垫与第一凸块底金属层之间；以及第二导电组件，设置于第二接垫与第二凸块底金属层之间，其中第一导电组件的特征尺寸不同于第二导电组件的特征尺寸。本发明所提供的倒装芯片封装能够承受高电流讯号。
倒装芯片封装

[发明专利]芯片封装-CN201310122218.X无效
发明人：陈南诚;谢东宪 -专利权人：联发科技股份有限公司
申请日： 2013-04-10 - 公布日： 2013-10-30 - 主分类号： H01L25/065 文献下载
摘要：一种芯片封装，包含下层芯片封装、上层芯片封装、至少一个导电元件以及至少一个解耦电容。上层芯片封装位于下层芯片封装的上表面;至少一个导电元件，位于下层芯片封装与上层芯片封装之间;以及至少一个解耦电容，位于下层芯片封装的上表面，其中该至少一个解耦电容没有被上层芯片封装覆盖，并且该至少一个解耦电容电性连接至下层芯片封装的电源线或者接地线。本申请的解耦电容位于下层芯片封装上没有被上层芯片封装覆盖的一个区域，使得解耦电容的高度并不局限于上层芯片封装以及下层芯片封装之间的距离。
芯片封装

[发明专利]封装结构与其制法-CN201210229378.X无效
发明人： 谢东宪 -专利权人：联发科技股份有限公司
申请日： 2012-07-03 - 公布日： 2013-01-09 - 主分类号： H01L23/498 文献下载
摘要：本发明提供一种封装结构与其制法。封装结构包括：基板，其中基板具有第一表面与第二表面，基板的第一表面上具有第一图案化金属层，基板的第二表面上具有第二图案化金属层，基板之中具有多个通孔，且第一图案化金属层利用通孔电性连接至第二图案化金属层，其中通孔的宽度从第一表面到第二表面逐渐增加；芯片形成于基板的第一表面上，其中芯片上具有多个凸块朝向基板的第一表面，且其中凸块位于通孔上且电性连接到第一图案化金属层；以及封装材料形成于基板与芯片之上并覆盖芯片。本发明提供的封装结构与其制法能够缩短布线长度，从而获得较佳的电性表现。
封装结构与其制法

[发明专利]四方扁平无引脚封装及与其相适应电路板-CN201110307715.8有效
发明人： 谢东宪;陈南诚 -专利权人：联发科技股份有限公司
申请日： 2011-10-12 - 公布日： 2012-05-23 - 主分类号： H01L23/495 文献下载
摘要：一种四方扁平无引脚封装及与其相适应的电路板，所述四方扁平无引脚封装包含：芯片接垫，其具有凹陷区域；半导体芯片，设于凹陷区域内；至少一个内端引脚，邻近芯片接垫；第一打线，接合内端引脚至半导体芯片；至少一个外端引脚；至少一个中间接点，配置于内端引脚与上述外端引脚之间；第二打线，接合中间接点至半导体芯片；以及第三打线，接合中间接点至外端引脚。上述半导体芯片、第一打线、第二打线、至少一个内端引脚、至少一个中间接点以及至少一个外端引脚的上部被模封材料封包住，而至少一个中间接点凸出于模封材料的下表面。所述四方扁平无引脚封装及与其相适应的电路板可以缩小印刷电路板的尺寸，同时可提升电子产品的效能。
四方扁平引脚封装与其相适应电路板

[发明专利]方形扁平无引线半导体封装及其制作方法-CN201110108189.2有效
发明人： 谢东宪;陈南诚 -专利权人：联发科技股份有限公司
申请日： 2009-05-13 - 公布日： 2011-09-28 - 主分类号： H01L23/495 文献下载
摘要：一种方形扁平无引线半导体封装及其制作方法，所述封装包含：晶粒附着垫；半导体晶粒，安装于晶粒附着垫之上；至少一内部端子引线，位于靠近晶粒附着垫的位置；第一焊线，用于将所述内部端子引线焊接至半导体晶粒；至少一扩展的外部端子引线，位于沿着方形扁平无引线半导体封装外围的位置；至少一中间端子，位于所述内部端子引线与所述扩展的外部端子引线之间；第二焊线，用于将所述中间端子焊接至半导体晶粒；第三焊线，用于将所述中间端子焊接至所述扩展的外部端子引线。上述封装及其制作方法，能够以较低成本封装表面贴装元件，使其产出率提高并使其占用印刷电路板的面积减少。
方形扁平引线半导体封装及其制作方法

[发明专利]方形扁平无引线半导体封装及其制作方法-CN201110108217.0有效
发明人： 谢东宪;陈南诚 -专利权人：联发科技股份有限公司
申请日： 2009-05-13 - 公布日： 2011-09-28 - 主分类号： H01L23/495 文献下载
摘要：一种方形扁平无引线半导体封装及其制作方法，所述封装包含：晶粒附着垫；半导体晶粒，安装于晶粒附着垫之上；至少一内部端子引线，位于靠近晶粒附着垫的位置；第一焊线，用于将所述内部端子引线焊接至半导体晶粒；至少一扩展的外部端子引线，位于沿着方形扁平无引线半导体封装外围的位置；至少一中间端子，位于所述内部端子引线与所述扩展的外部端子引线之间；第二焊线，用于将所述中间端子焊接至半导体晶粒；第三焊线，用于将所述中间端子焊接至所述扩展的外部端子引线。上述封装及其制作方法，能够以较低成本封装表面贴装元件，使其产出率提高并使其占用印刷电路板的面积减少。
方形扁平引线半导体封装及其制作方法

[发明专利]方形扁平无引线半导体封装及其制作方法-CN201110108197.7有效
发明人： 谢东宪;陈南诚 -专利权人：联发科技股份有限公司
申请日： 2009-05-13 - 公布日： 2011-09-28 - 主分类号： H01L23/495 文献下载
摘要：一种方形扁平无引线半导体封装及其制作方法，所述封装包含：晶粒附着垫；半导体晶粒，安装于晶粒附着垫之上；至少一内部端子引线，位于靠近晶粒附着垫的位置；第一焊线，用于将所述内部端子引线焊接至半导体晶粒；至少一扩展的外部端子引线，位于沿着方形扁平无引线半导体封装外围的位置；至少一中间端子，位于所述内部端子引线与所述扩展的外部端子引线之间；第二焊线，用于将所述中间端子焊接至半导体晶粒；第三焊线，用于将所述中间端子焊接至所述扩展的外部端子引线。上述封装及其制作方法，能够以较低成本封装表面贴装元件，使其产出率提高并使其占用印刷电路板的面积减少。
方形扁平引线半导体封装及其制作方法

[发明专利]方形扁平无引线半导体封装及其制作方法-CN201110108219.X有效
发明人： 谢东宪;陈南诚 -专利权人：联发科技股份有限公司
申请日： 2009-05-13 - 公布日： 2011-09-28 - 主分类号： H01L23/495 文献下载
摘要：一种方形扁平无引线半导体封装及其制作方法，所述封装包含：晶粒附着垫；半导体晶粒，安装于晶粒附着垫之上；至少一内部端子引线，位于靠近晶粒附着垫的位置；第一焊线，用于将所述内部端子引线焊接至半导体晶粒；至少一扩展的外部端子引线，位于沿着方形扁平无引线半导体封装外围的位置；至少一中间端子，位于所述内部端子引线与所述扩展的外部端子引线之间；第二焊线，用于将所述中间端子焊接至半导体晶粒；第三焊线，用于将所述中间端子焊接至所述扩展的外部端子引线。上述封装及其制作方法，能够以较低成本封装表面贴装元件，使其产出率提高并使其占用印刷电路板的面积减少。
方形扁平引线半导体封装及其制作方法

[发明专利]半导体倒装芯片封装-CN201010278219.X无效
发明人： 谢东宪 -专利权人：联发科技股份有限公司
申请日： 2010-09-10 - 公布日： 2011-04-27 - 主分类号： H01L23/485 文献下载
摘要：一种半导体倒装芯片封装，其特征在于，所述半导体倒装芯片封装包括：载体基板；倒装芯片，通过多个互连电耦接于所述载体基板；所述半导体倒装芯片封装的第一输入/输出端；以及结合线，将所述第一输入/输出端电耦接于所述载体基板的第一表面上的所述多个互连的第一互连。本发明效果之一在于，所提供的半导体倒装芯片封装更加灵活并且成本低。
半导体倒装芯片封装

1
2
下一页»
尾页
共 20 条