“多级存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9592965个，建议您升级VIP下载更多相关专利

[发明专利]多级调度装置、方法、网络芯片及计算机可读存储介质-CN202011405471.2在审
发明人：徐子轩;周峰;耿磊 -专利权人：南京盛科网络有限公司
申请日： 2020-12-03 - 公布日： 2021-03-26 - 主分类号： G06F13/16 文献下载
摘要：本申请所提供的多级调度装置、方法、网络芯片及计算机可读存储介质，多级调度装置包括：数据存储器，能够基于链表地址存储数据；链表控制模块，能够更新队列状态并控制数据自对应的队列中出队/入队；次级调度器，与链表控制模块相连接，获取队列状态并选择参与调度的队列；终极调度器，与次级调度器相连接，响应于次级调度器的入队请求接收数据并能够缓存所述数据的链表地址；以及读信息模块，与终极调度器相连接，并能够基于终极调度器获取的链表地址访问数据存储器获得与该链表地址对应的数据；链表控制模块包括链表存储器，链表存储器具有多个存储有链表信息的子存储器，以及一个供次级调度器读链表的读端口。
多级调度装置方法网络芯片计算机可读存储介质

[发明专利]一种路由地址存储方法及装置-CN202011639068.6有效
发明人：赵茂聪;洪润;何志川 -专利权人：苏州盛科通信股份有限公司
申请日： 2020-12-31 - 公布日： 2023-09-12 - 主分类号： G06F16/22 文献下载
摘要：本发明提供了一种路由地址存储方法及装置，其中，该方法包括：通过多级静态随机存储器SRAM存储多个路由地址与该多个路由地址的公共前缀，其中，该多级SRAM中最后一级SRAM用于存储该多个路由地址，该多级SRAM中除该最后一级SRAM之外的其他级SRAM用于存储该多个路由地址的公共前缀；将该多级SRAM中第一级公共前缀的公共前缀存储于三态内容寻址存储器TCAM中，可以解决相关技术ALPM路由树算法对TCAM资源的资源消耗过大的问题，通过多级SRAM结构存储路由地址，即将路由地址的公共前缀使用一级或多级SRAM进行存放，形成级联，将最顶级的前缀存储在TCAM中，由于经过了多级前缀收敛，使得TCAM的资源消耗较少。
一种路由地址存储方法装置

[发明专利]统一的多级单元存储器-CN201410275936.5有效
发明人： H.V.特兰;H.Q.阮;V.萨林;L.B.霍尔恩;I.诺吉马 -专利权人：硅存储技术公司
申请日： 2004-09-09 - 公布日： 2017-04-12 - 主分类号： G11C11/56 文献下载
摘要：公开了统一的多级单元存储器。一种统一的存储器可包括多种类型的内容，例如数据或快码或慢码。该数据或代码可以存储于单独的阵列中或公用阵列中。在阵列中，标签位可表示内容的类型，例如数据或快码或慢码或单级或多级内容。标签位可表示通信接口或IO驱动器类型。感测放大器可基于所读取数据的类型进行配置。使用闪存安全性措施来保护受保护的存储区。使用闪存安全性密钥来鉴别和批准特定的存储区。在统一的存储器中包括XCAM（例如，CAM）阵列。包括统一的存储器并行性。
统一多级单元存储器

[发明专利]统一的多级单元存储器-CN201210028325.1有效
发明人： H.V.特兰;H.Q.阮;V.萨林;L.B.霍尔恩;I.诺吉马 -专利权人：硅存储技术公司
申请日： 2004-09-09 - 公布日： 2012-07-04 - 主分类号： G11C11/56 文献下载
摘要：公开了统一的多级单元存储器。一种统一的存储器可包括多种类型的内容，例如数据或快码或慢码。该数据或代码可以存储于单独的阵列中或公用阵列中。在阵列中，标签位可表示内容的类型，例如数据或快码或慢码或单级或多级内容。标签位可表示通信接口或IO驱动器类型。感测放大器可基于所读取数据的类型进行配置。使用闪存安全性措施来保护受保护的存储区。使用闪存安全性密钥来鉴别和批准特定的存储区。在统一的存储器中包括XCAM（例如，CAM）阵列。包括统一的存储器并行性。
统一多级单元存储器

[发明专利]基于机器学习模型实现数据分类的方法及装置、电子设备-CN202111567466.6在审
发明人：彭薛葵;钟辉;刘晓戬;刘凌志 -专利权人：北京达佳互联信息技术有限公司
申请日： 2021-12-20 - 公布日： 2022-04-01 - 主分类号： G06K9/62 文献下载
摘要：本公开关于一种基于机器学习模型实现数据分类的方法及装置、电子设备，该方法通过现场可编程逻辑门阵列器件实现，包括：获取待输入至机器学习模型的特征参量，其中，机器学习模型用于通过推理对特征参量进行分类，机器学习模型被分割成多级推理单元，多级推理单元存储在现场可编程逻辑门阵列器件的随机存取存储器，每级推理单元包括机器学习模型的节点信息；根据多级推理单元，将特征参量在随机存取存储器上进行多级缓存，其中，特征参量进行缓存的级数与推理单元的个数相同，其中，每级缓存的特征参量相同；依次利用多级推理单元中的各级推理单元从随机存取存储器上获取与推理单元对应的特征参量，并对特征参量进行推理处理。
基于机器学习模型实现数据分类方法装置电子设备

[发明专利]存储器电路及其测试方法-CN201810927467.9在审
发明人：王政治 -专利权人：新唐科技股份有限公司
申请日： 2018-08-15 - 公布日： 2019-06-28 - 主分类号： G11C29/12 文献下载
摘要：本发明提供一种存储器电路及其测试方法。存储器电路包括多级非易失性存储器装置。第N级非易失性存储器装置包括逻辑存储器电路、非易失性存储元件、写电路以及读电路。逻辑存储器电路在正常模式中透过资料输入端接收外部资料并且在测试模式中透过测试输入端接收测试资料。写电路在写期间将测试资料或外部资料写入非易失性存储元件。读电路在读期间将储存于非易失性存储元件的经储存资料传送到逻辑存储器电路的输出端。
非易失性存储元件存储器电路逻辑存储器电路读电路写电路多级非易失性存储器非易失性存储器装置测试测试模式测试资料储存资料接收测试透过测试正常模式资料输入输出端输入端外部写入储存

[发明专利]一种多级阻变存储器及制备方法-CN201810786319.X有效
发明人：周晔;韩素婷;王展鹏;王燕;陈锦锐 -专利权人：深圳大学
申请日： 2018-07-17 - 公布日： 2019-09-24 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种多级阻变存储器及制备方法，其中，多级阻变存储器从下至上包括：刚性基底、底电极、ZnSe/ZnS核壳量子点阻变层、顶电极。ZnSe和ZnS的最高占据分子轨道（HOMO）和最低未占分子轨道（LUMO）的能量存在一定的差异，因此在两端施加偏压时需要克服两次不同能量大小的肖特基结势垒，使得基于核壳结构的ZnSe/ZnS量子点的阻变存储器具有多个组态，本发明的多级阻变存储器具有高存储密度、高稳定性、低功耗且适于高度集成等优点，具有良好的应用前景，能广泛应用于生活中多个领域。
阻变存储器核壳量子点分子轨道阻变层制备高度集成高稳定性核壳结构肖特基结低功耗底电极顶电极量子点基底势垒组态薄膜应用存储施加占据

[发明专利]基于无机钙钛矿的多级阻变存储器及制备方法与应用-CN201810297318.9在审
发明人：韩素婷;王燕;周晔;王展鹏;陈锦锐 -专利权人：深圳大学
申请日： 2018-03-30 - 公布日： 2018-08-21 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了基于无机钙钛矿的多级阻变存储器及制备方法与应用，其中，多级阻变存储器从下至上依次包括：基底、透明底电极、CsPbBr3钙钛矿阻变层和顶电极。本发明将CsPbBr3钙钛矿薄膜单独作为阻变层，由于CsPbBr3钙钛矿具有良好的光电特性，可以通过吸收不同波段的光来改变材料高阻态电阻值，使得基于CsPbBr3钙钛矿的多级阻变存储器具有多阻态，测试表明其开关比超过
阻变存储器钙钛矿无机钙钛矿阻变层制备钙钛矿薄膜高阻态电阻改变材料光电特性底电极顶电极开关比波段基底阻态应用测试透明吸收

[发明专利]一种存储器电路的数据读取及数据写入方法-CN201110199819.1有效
发明人：刘奎伟 -专利权人：北京兆易创新科技有限公司
申请日： 2011-07-15 - 公布日： 2012-01-25 - 主分类号： G11C7/18 文献下载
摘要：本发明提供了一种存储器电路的数据读取方法以及一种存储器电路的数据写入方法，本发明在存储器电路中采用全局存储阵列，所述全局存储阵列采用多级分段的方式，分成组存储阵列和段存储阵列，段存储阵列中包括组存储阵列及组放大选通电路；全局存储阵列包括段存储阵列、段放大选通电路及全局放大电路。全局放大电路通过全局位线与段放大选通电路连接，段放大选通电路通过段位线与组放大选通电路连接，组放大选通电路通过组位线与组阵列中的存储单元连接，通过这种多级分段的方式，这种布局既能使存储器占用面积较小，又可以有效降低位线电压的摆幅在进行数据读写操作，采用这种全局存储阵列只需针对当次选择的位线进行操作，故还能有效提高存储器的读写速度。
一种存储器电路数据读取写入方法

[发明专利]多级单元存储器结构-CN02812165.1无效
发明人： S·塔尔雷亚 -专利权人：英特尔公司
申请日： 2002-04-19 - 公布日： 2005-11-23 - 主分类号： G11C11/56 文献下载
摘要：一种多级单元存储器，它使用的一种结构是，不同字的各个二进制位被存入同一多级存储器单元。这可以改进存取时间，因为在该字被输出以前不必读出两个单元。因此，可以通过消除存取链的串行元件而改善存取时间。
多级单元存储器结构

[发明专利]对多级系统存储器的存储器侧高速缓存的容易出错的高速缓存行槽的处理-CN201780014026.3有效
发明人： T·伊格扎瓦;A·拉伊;R·斯旺森;M·J·库马尔 -专利权人：英特尔公司
申请日： 2017-01-13 - 公布日： 2022-08-12 - 主分类号： G06F11/07 文献下载
摘要：描述了一种装置，包括：存储器控制器逻辑电路，用于与多级系统存储器的存储器侧高速缓存对接。存储器控制器逻辑电路包括错误跟踪电路，其用于跟踪存储器侧高速缓存中的高速缓存行槽的错误。存储器控制器逻辑电路还包括用于存储被认为过度容易出错的故障高速缓存行槽的标识符的故障列表电路。存储器控制器逻辑电路用于针对映射到在故障列表中识别出的高速缓存行槽的请求声明存储器侧高速缓存中的未命中。
多级系统存储器高速缓存容易出错处理

[发明专利]可用于相变存储器多级存储的相变材料-CN200410067987.5有效
发明人：刘波;宋志棠;封松林;陈邦明 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2004-11-10 - 公布日： 2005-04-06 - 主分类号： G11B7/24 文献下载
摘要：本发明涉及一种可用于相变存储器多级存储的相变材料。其特征在于所述的相变材料为掺杂氮或硼的Ge₂Sb₂Te₅存储材料，其掺杂量为0.01－10原子百分比的氮或0.01－5原子百分比的硼。相变材料结构状态的改变将伴随着电阻性能的变化，其变化幅度可以达到多个数量级，脉冲电压可以使相变材料在不同的结构状态之间可逆转换，利用不同状态间电阻性能的改变可以实现相变存储器的多级存储，从而突破传统的“0”与“1”的存储模式，并且可以在不改变存储器器件结构的情况下大幅度提高存储器的密度。
用于相变存储器多级存储材料

[发明专利]用于位单元中非易失性存储器元件的多级单元配置-CN202111286472.4在审
发明人： D·J·J·洛;R·K·莱迪;陈学深 -专利权人：新加坡商格罗方德半导体私人有限公司
申请日： 2021-11-02 - 公布日： 2022-06-10 - 主分类号： H01L27/24 文献下载
摘要：本发明涉及用于位单元中非易失性存储器元件的多级单元配置，揭示了包括非易失性存储器元件的结构和制造包括非易失性存储器元件的结构的方法。第一、第二和第三非易失性存储器元件各自包括第一电极、第二电极、及在第一电极和第二电极之间的切换层。第一位线耦合到第一非易失性存储器元件的第一电极和第二非易失性存储器元件的第一电极。第二位线耦合到第三非易失性存储器元件的第一电极。
用于单元非易失性存储器元件多级配置

[发明专利]多重操作模式的非易失性存储器-CN200610121291.5有效
发明人：吕函庭;谢光宇 -专利权人：旺宏电子股份有限公司
申请日： 2006-08-24 - 公布日： 2007-03-28 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了以不同载流子移动编程存储器阵列。在一个实施例里，存储器单元根据数据使用的模式，例如代码闪速存储及数据闪速存储，以特定载流子移动进行编程。在另一实施例里，存储器单元根据多级单元结构中欲被编程特定门限电压状态，以特定载流子移动编程。
多重操作模式非易失性存储器

[发明专利]集成芯片以及操作相变存储器的方法-CN202210040037.1在审
发明人：吴昭谊;柯文昇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-14 - 公布日： 2022-07-19 - 主分类号： G11C11/56 文献下载
摘要：集成芯片具有布置在半导体衬底上方的存储器单元阵列和驱动器电路。驱动器电路向阵列提供读取电压，该读取电压关于存储器阵列的近似温度而变化，以改善读取电流中的温度相关性。驱动器电路可以以与温度成反比的方式改变读取电压。读取电压可以连续或逐步变化，并且驱动器电路可以使用表格查找。可选地，驱动器电路测量电流并调制读取电压，直到电流在目标范围内。存储器单元可以是多级相变存储器单元，其包括设置在底部电极和顶部电极之间的多个相变元件。调制读取电压以减少与温度有关的电流变化对于多级单元特别有用。
集成芯片以及操作相变存储器方法