“多级存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果9592965个，建议您升级VIP下载更多相关专利

[发明专利]大存储器块的阶层组织-CN201180007513.X有效
发明人： R·罗伊 -专利权人：摩希斯股份有限公司
申请日： 2011-01-26 - 公布日： 2012-12-19 - 主分类号： G06F12/00 文献下载
摘要：一种多存储器排存储器系统，包括一级或多级逻辑阶层以提高存储器系统的可用随机循环事务率。存储器系统包括多个多存储器排分区，每个存储器排分区具有相应的分区接口。每个分区接口在第一频率下访问相应的多存储器排分区。全局接口可在第二频率下访问分区接口，该第二频率等于第一频率乘以分区接口的数目。
存储器阶层组织

[发明专利]一种低功耗片上系统的多级指令缓存-CN201911377360.2在审
发明人：施彦;张亦农;薛骏;付军 -专利权人：无锡中感微电子股份有限公司
申请日： 2019-12-27 - 公布日： 2020-04-28 - 主分类号： G06F12/0897 文献下载
摘要：本发明实施例提供一种低功耗SOC的多级I‑Cache，包括一级指令缓存，其中的程序地址空间按页划分；零级指令缓存，其从一级指令缓存取得数据。处理器从多级I‑Cache中读取数据，依次从零级指令缓存、一级指令缓存中进行查找，直至找到后读取，若零级指令缓存、一级指令缓存中均无所述数据，处理器从外部存储器中查找所述数据，并将外部存储器中找到的数据所属的程序页已经存在的其他程序页如上的片内存储器两级缓存，其一级指令缓存实现程序分页在片内运行，其零级指令缓存用小容量，功耗开销相对较低的存储器构成，通过这样的两级MMU缓存结构满足SOC速度与功耗的需求。
一种功耗系统多级指令缓存

[发明专利]使用多级DDR系统中的基于业务的自刷新来进行周期性ZQ校准-CN201780030333.0有效
发明人：王力永 -专利权人：高通股份有限公司
申请日： 2017-05-12 - 公布日： 2022-06-24 - 主分类号： G11C7/10 文献下载
摘要：根据各种方面，一种存储器控制器可调度ZQ命令来周期性地校准多级存储器中的个别存储器级。所述存储器控制器可在每一ZQ间隔调度ZQ短命令，且记录所述ZQ短命令在所述ZQ间隔相对于处于自刷新模式的存储器级未命中。在所述未命中的ZQ短命令达到第一阈值之后，可在所述下一ZQ间隔调度ZQ长命令，且假如所述存储器级退出所述自刷新模式且执行所述ZQ长命令，那么正常ZQ行为可恢复。然而，如果所述存储器级保持在所述自刷新模式，直到未命中的ZQ长命令达到第二阈值为止，那么一旦所述存储器级退出所述自刷新模式，所述存储器控制器就可触发ZQ长命令，且在恢复正常ZQ行为之前跳过下一ZQ校准。
使用多级 ddr 系统中的基于业务刷新进行周期性 zq 校准

[发明专利]一种多级级联指挥调度系统-CN201711011606.5在审
发明人：周晨伟 -专利权人：苏州汇视信息技术有限公司;上海纵川信息科技有限公司
申请日： 2017-10-26 - 公布日： 2018-05-08 - 主分类号： G05B19/048 文献下载
摘要：本发明公开了一种多级级联指挥调度系统，包括报警终端、收发模块、调度中控室、命令解析器和执行终端，所述命令解析器包括记录模块、存储器和语音处理模块，所述命令解析器内的记录模块及语音处理模块分别与调度中控室连接，所述记录模块连接存储器，存储器连接语音处理模块，所述语音处理模块连接执行终端；通过报警终端方便及时将现场警情传递至调度中控室，并有命令解析器记录并存储，然后通过语音处理模块处理由传递至执行终端处理警情；执行终端的全局指挥、局部指挥、越级指挥、对上静默和对下静默实现多级级联指挥调度，并将处理结果反馈至报警终端，方便根据警情处理结果进行执行操作，提高指挥调度的快捷性。
一种多级级联指挥调度系统

[发明专利]三维存储器结构制备方法-CN202011058962.4有效
发明人：肖亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-09-30 - 公布日： 2022-06-14 - 主分类号： H01L27/1157 文献下载
摘要：本发明提供一种三维存储器结构及其制备方法，该三维存储器结构包括外围电路芯片；存储阵列芯片，与所述外围电路芯片键合，所述存储阵列芯片包括栅极堆叠结构，所述栅极堆叠结构具有核心区域和台阶区域，所述栅极堆叠结构包括靠近所述外围电路芯片的第一栅极堆叠结构和远离所述外围电路芯片的第二栅极堆叠结构；第一多级台阶结构，形成于所述第一栅极堆叠结构的台阶区域中，所述第一多级台阶结构的台面朝向所述外围电路芯片；第二多级台阶结构，形成于所述第二栅极堆叠结构的台阶区域中，所述第二多级台阶结构的台面背离所述外围电路芯片通过在存储阵列芯片的台阶区域的正面和背面各形成部分台阶的形成，可减小台阶区所占面积，提高存储密度。
三维存储器结构制备方法

[发明专利]一种多级无序索引方法与系统-CN201910099393.9有效
发明人：王平;杨洪章;屠要峰 -专利权人：北京大学;中兴通讯股份有限公司
申请日： 2019-01-31 - 公布日： 2021-04-02 - 主分类号： G06F16/22 文献下载
摘要：本发明公布了一种快速的多级无序索引方法与系统，在基于存储器件构建的键值系统中，将所有键组织成B+树，采用顺序法或改进的二分法对键进行快速索引，查找叶子节点中特定的键及其值地址，从而通过多级无序的叶子节点实现有序的索引系统包括：第一存储器件、第二存储器件；分别用于存储B+树的非叶子节点和叶子节点；可分别采用相同或不同的存储器件；或为同一个存储器件中划分的相互隔离的存储区域。本发明通过多级无序的索引，巧妙地实现了有序的索引，从而兼具“有序索引”和“无序索引”的优点，同时满足了读、写、删除操作对高性能的需求和效果。
一种多级无序索引方法系统

[发明专利]NiO/Nb:SrTiO₃光电双控多级阻变存储器及其制备方法-CN201510677033.4有效
发明人：魏凌;张伟风;刘鹏飞 -专利权人：河南大学
申请日： 2015-10-19 - 公布日： 2019-07-19 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种具有稳定光电双控性能的氧化镍‑铌钛酸锶（NiO/Nb:SrTiO₃）结在多级阻变存储器方面的应用，属于半导体非易失性存储技术领域。本发明的阻变材料是NiO/Nb:SrTiO₃P‑N结，所述存储器由P型氧化镍（NiO）薄膜、N型掺铌碳酸锶（Nb:SrTiO₃）基底，铟（In）上、下电极组成本发明提供的具有稳定光电双控性能的多级阻变存储器，具有良好的稳定性，耐疲劳，能反复循环使用。无论单电源，单光源还是光电双控都能使其工作，是一种光源和电源均可触发的高开关比的多级阻变存储器。
nio nb srtio sub 光电多级存储器及其制备方法

[发明专利]用以减少多级高速缓冲存储器层级中的掷出的设备和方法-CN201210029539.0有效
发明人：托马斯·菲利普·施派尔;詹姆斯·诺里斯·迪芬德尔费尔;托马斯·安德鲁·萨托里乌斯 -专利权人：高通股份有限公司
申请日： 2008-01-30 - 公布日： 2012-09-26 - 主分类号： G06F12/08 文献下载
摘要：本发明涉及用以减少多级高速缓冲存储器层级中的掷出的设备和方法。当确定经移位的线已被分配在较高级中时，防止将所述经移位高速缓冲存储器线分配在下一级高速缓冲存储器中，因此减少掷出。为此，选择将要在较低级高速缓冲存储器中移位的线。识别与所述选定线相关联的信息，其指示所述选定线存在于较高级高速缓冲存储器中。基于所述识别的信息来防止将所述选定线分配在所述较高级高速缓冲存储器中。
用以减少多级高速缓冲存储器层级中的掷出设备方法

[发明专利]一种多级式学生教育管理系统-CN201810346324.9在审
发明人：张振洪;朱庆豪;王衍国 -专利权人：山东科技大学
申请日： 2018-04-18 - 公布日： 2018-09-11 - 主分类号： G06Q50/20 文献下载
摘要：本发明公开了一种多级式学生教育管理系统，其结构包括装置本体、转换按钮、指示灯、A型接口、外壳、雷电接口、信息归纳、信息读写、处理器、脱机读写、接入读写和存储器，所述装置本体的外部设有外壳，所述外壳的左侧位置设有该一种多级式学生教育管理系统，通过装置本体内部设有处理器及其信息处理方式，通过信息归纳将信息通过存储器存储到存储器内部，方便了使用者的实时管理的操作，经济实用性较强。
指示灯管理系统学生教育转换按钮装置本体多级式存储器信息归纳右侧位置左侧位置处理器读写雷电信息处理方式存储器存储经济实用性嵌入式连接连接方式实时管理通过装置信息读写信息通过外部脱机

[发明专利]多级存储器装置性能通知-CN202180050367.2在审
发明人：梁卿;M·余;何德平 -专利权人：美光科技公司
申请日： 2021-08-05 - 公布日： 2023-07-04 - 主分类号： G06F12/02 文献下载
摘要：本发明描述用于多级存储器装置性能通知的方法、系统和装置。存储器系统可包含与第一性能等级相关联的第一类型的第一存储器单元集和与第二性能等级相关联的第二类型的第二存储器单元集。所述存储器系统可具有接口和与所述第一存储器单元集和所述第二存储器单元集耦合的控制电路。所述控制电路可配置成确定与所述第一性能等级和所述第二性能等级之间的转换相关联的第一参数。所述控制电路还可配置成至少部分地基于确定所述第一参数而将所述第一参数存储在第一寄存器中。
多级存储器装置性能通知

[发明专利]半导体装置及其测试方法-CN201210248152.4无效
发明人：服部孝;桥诘由美子;西野龙宏;池田浩司 -专利权人：瑞萨电子株式会社
申请日： 2007-03-22 - 公布日： 2013-01-02 - 主分类号： G11C29/16 文献下载
摘要：半导体装置包括：存储器芯片，包括要测试的存储器电路；以及逻辑芯片，包括内部逻辑电路和与内部逻辑电路和存储器电路连接的测试处理器，用于通过外部引脚来访问存储器电路并且测试存储器电路，其中测试处理器包括高速测试控制电路，其能够在测试存储器电路时，根据测试速度来选择在外部引脚和存储器电路之间的信号传输速率，高速测试控制电路包括高速测试调节电路，高速测试调节电路包括由第一时钟控制的串联连接的多级触发器；以及当测试处理器以实际操作速度来执行高速测试时
半导体装置及其测试方法

[发明专利]一种减少存储器访问延迟方法及系统-CN202110994116.1在审
发明人：高翀;陈钦树;朱伏生;朱晓明 -专利权人：广东省新一代通信与网络创新研究院
申请日： 2021-08-27 - 公布日： 2021-09-24 - 主分类号： G06F12/0893 文献下载
摘要：本发明公开了一种减少存储器访问延迟方法，该方法应用于内存控制系统，内存控制系统包括多个级别的高速缓存存储器和主存储器，方法包括：配置存储有多个缓存块的历史位置信息和被访问过的缓存块的物理内存地址具有关联关系的位置映射表；根据位置映射表判断是否命中所述缓存块的目标位置信息；若未命中缓存块的目标位置信息，对多个级别的高速缓存存储器和主存储器进行级别预测生成预测结果；根据预测结果直接访问对应的存储器。能够减少多级存储器结构中存储访问加载数据的延迟时间，解决了现有缓存数据预取顺序遍历存储器导致的延迟问题，同时避免了并行查找导致的高硬件开销，对现有内存结构的改动较小。
一种减少存储器访问延迟方法系统

[发明专利]元件基板-CN202210228970.1在审
发明人：永持创一朗;根岸俊雄;添田康宏 -专利权人：佳能株式会社
申请日： 2022-03-10 - 公布日： 2022-09-20 - 主分类号： B41J2/045 文献下载
摘要：元件基板包括：多级移位寄存器，输入和保持串行数据信号；锁存电路，锁存由移位寄存器保持的串行数据；解码器电路，输入锁存电路的输出并输出用于选择打印元件或存储器元件的块的选择信号；和掩蔽电路，依据输入位数据信号掩蔽来自解码器电路的用于选择存储器元件的块的选择信号的输出打印元件或存储器元件的块包括多个打印元件或存储器元件，其中在多个组中的每一组中选择一个元件。
元件

[发明专利]半导体存储器设备和操作半导体存储器设备的方法-CN202110609567.9在审
发明人：金在雄 -专利权人：爱思开海力士有限公司
申请日： 2021-06-01 - 公布日： 2022-04-22 - 主分类号： G11C16/10 文献下载
摘要：本公开的实施例涉及半导体存储器设备和操作半导体存储器设备的方法。半导体存储器设备包括存储器块和外围电路。存储器块包括正常页和缓冲器页。正常页中的每个正常页包括存储N位数据的存储器单元。缓冲器页中的每个缓冲器页包括存储一位数据的存储器单元。外围电路接收第一页数据，并且在第一缓冲器页中对第一页数据执行单级单元(SLC)编程。另外，外围电路接收第二页数据，并且在第二缓冲器页中对第二页数据执行SLC编程。另外，外围电路基于分别在第一和第二缓冲器页中编程的第一和第二页数据，对正常页执行多级编程操作。
半导体存储器设备操作方法

[发明专利]多阻态阻变存储器及利用其实现多阻态的方法-CN201110279718.5无效
发明人：刘力锋;于迪;高滨;陈冰;张飞飞;康晋锋 -专利权人：北京大学
申请日： 2011-09-20 - 公布日： 2012-01-04 - 主分类号： H01L45/00 文献下载
摘要：本发明涉及半导体制造技术领域，公开了一种多阻态阻变存储器，自上而下包括：顶电极、阻变层和底电极，其中所述阻变层为氧化物。本发明还提供了一种利用上述存储器实现多阻态的方法。本发明多阻态阻变存储器是一种基于SiO2材料的MIM结构的器件，在适当的操作方法下该器件可以产生多级电阻态，能够在一个单元内实现多位存储，且能提高存储器的存储密度。多阻态阻变存储器的阻变层采用基于SiO2的材料，具有工艺简单，与CMOS工艺兼容性好的优点。
多阻态阻变存储器利用实现多阻态方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top