“多级存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9592965个，建议您升级VIP下载更多相关专利

[发明专利]一种数据交叉方法及其装置-CN200810084007.0有效
发明人：黄炜;于莉;柯楚;张志伟 -专利权人：中兴通讯股份有限公司
申请日： 2008-03-11 - 公布日： 2009-09-16 - 主分类号： H04Q11/00 文献下载
摘要：本发明涉及一种数据交叉方法及其装置，其中：装置包括一个数据存储器和与各级别交叉配置一一对应的多个交叉配置存储器；方法包括：根据所述多个交叉配置存储器中的交叉配置获取最终交叉配置；将获取的最终交叉配置作为所述数据存储器的读地址去读取该数据存储器完成数据交叉这种方法及其装置将多级交叉的数据交叉转换为配置信息之间的交叉使多级的空分交叉和时分交叉融为一体，这样仅使用了比单级时分交叉稍多的逻辑资源完全实现了多级的空分加时分交叉的功能，从而只需要使用一个交叉芯片就可以完成多级空分交叉和时分交叉的功能
一种数据交叉方法及其装置

[发明专利]数据读取方法、装置及数据存储设备-CN202110509254.6在审
发明人：胡健辉;吴远翔 -专利权人：长江存储科技有限责任公司
申请日： 2020-07-16 - 公布日： 2021-07-16 - 主分类号： G06F12/02 文献下载
摘要：数据存储设备的逻辑至物理映射表按照多级页表方式管理。NAND存储器存储多级页表的所有页表，SRAM在上电时加载多级页表的部分页表。在数据读取时，存储器控制器接收包括主机逻辑地址的第一数据读命令，使用主机逻辑地址来在SRAM的页表中执行地址映射处理。在地址映射处理中确定出与主机逻辑地址对应的最后一级页表的基准地址时，存储器控制器向NAND存储器发送包括最后一级页表的基准地址的第二数据读命令和包括主机逻辑地址的第三数据读命令。NAND存储器根据第二和第三数据读命令执行数据读取并返回给存储器控制器，以提供给主机。利用该方法，可以在无需DRAM的情况下实现针对NAND存储器的数据读取。
数据读取方法装置存储设备

[发明专利]数据读取方法、装置及数据存储设备-CN202010686666.2有效
发明人：胡健辉;吴远翔 -专利权人：长江存储科技有限责任公司
申请日： 2020-07-16 - 公布日： 2021-05-14 - 主分类号： G06F12/02 文献下载
摘要：数据存储设备的逻辑至物理映射表按照多级页表方式管理。NAND存储器存储多级页表的所有页表，SRAM在上电时加载多级页表的部分页表。在数据读取时，存储器控制器接收包括主机逻辑地址的第一数据读命令，使用主机逻辑地址来在SRAM的页表中执行地址映射处理。在地址映射处理中仅仅确定出与主机逻辑地址对应的最后一级页表的基准地址时，存储器控制器向NAND存储器发送包括最后一级页表的基准地址的第二数据读命令和包括主机逻辑地址的第三数据读命令。NAND存储器根据第二和第三数据读命令执行数据读取并返回给存储器控制器，以提供给主机。利用该方法，可以在无需DRAM的情况下实现针对NAND存储器的数据读取。
数据读取方法装置存储设备

[发明专利]一种熟石灰干法脱硫系统及脱硫方法-CN202110763236.0在审
发明人：周瑜;王俊清 -专利权人：四川联绿强环保科技有限公司
申请日： 2021-07-06 - 公布日： 2021-10-01 - 主分类号： B01D53/83 文献下载
摘要：本发明公开了一种熟石灰干法脱硫系统，包括水泥窑分解炉、与水泥窑分解炉入口相连的五段旋风筒下料管、与五段旋风筒下料管相连的取料机、与取料机远离水泥窑分解炉一端相连的水冷器、与水冷器远离取料机的一端相连的第一存储器、与第一存储器远离水冷器的一端相连的喂料器、与喂料器远离第一存储器的一端相连的多级消化器、与多级消化器远离喂料器的一端相连的第二存储器、与第二存储器远离多级消化器一端相连的输送装置、与输送装置远离第二存储器的一端相连的一段旋风筒
一种熟石灰脱硫系统方法

[发明专利]粗略轮次和精细轮次多级NVM编程-CN201810698104.2在审
发明人： A.卡基菲鲁茨;P.卡拉瓦德;R.S.舍诺伊;A.S.马德拉斯瓦拉;D.塞巴斯蒂安;郭炘 -专利权人：英特尔公司
申请日： 2018-06-29 - 公布日： 2019-01-15 - 主分类号： G06F12/02 文献下载
摘要：存储器编程器装置的实施例可以包括在第一轮次中对多级存储器的第一级单元部分编程的第一级编程器，在第一轮次中对多级存储器的第二级单元部分粗略编程的粗略编程器，其中第二级单元部分包括比第一级单元部分更多的级，以及在第二轮次中根据在第一轮次中被编程在第一级单元部分中的数据对多级存储器的第二级单元部分精细编程的精细编程器。
第一级多级存储器编程精细编程编程器编程存储器编程器装置精细

[发明专利]存储器及其程序化方法-CN200710169281.3有效
发明人：洪俊雄;何信义;何文乔 -专利权人：旺宏电子股份有限公司
申请日： 2007-11-08 - 公布日： 2009-01-21 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种存储器及其程序化方法，存储器包括多个多级单元，每一个多级单元包括一第一半单元及一第二半单元。此方法包括，首先，提供一目标地址及相对应的将要储存的2n群数据，其中，n为正整数。之后，在一程序化循环内，依据目标地址，将2n群数据依序程序化于多级单元，使得第一半单元所储存的数据及第二半单元所储存的数据系来自2n群数据的不同群。本发明提供的这种存储器及其程序化方法，降低了存储器所接收的复杂地址输入，节省了存储器程序化时间。
存储器及其程序化方法

[发明专利]电脑系统及其安全管理方法以及电脑软件产品-CN202011286772.8有效
发明人：蒙旭·爱伦;阿夫拉罕·菲什曼;丹·摩瑞;艾尔·科恩;乌里·特里希特 -专利权人：新唐科技股份有限公司
申请日： 2020-11-17 - 公布日： 2023-07-28 - 主分类号： G06F8/65 文献下载
摘要：本发明提供了一种电脑系统及其安全管理方法以及电脑软件产品，该电脑系统包括一或多个存储器装置、多个非可重置存储器元件和处理器。第一存储器装置被配置以在一或多个存储器装置中储存(1)启动该电脑系统的多级启动程序的第一版本，该多级启动程序包括测试该多级启动程序方自我测试程序；以及，(2)已知可信任的多级启动程序的第二版本。多个非可重置存储器元件被配置以储存多个非可重置指示器，该多个非可重置指示器包括至少一自我测试要求指示器和一自我测试通过指示器。处理器被配置以撷取多级启动程序的该第一版本，且当该第一版本至少为一最近可信任的第二版本时，使用第一版本和多个非可重置指示器安全地启动该电脑系统。
电脑系统及其安全管理方法以及软件产品

[发明专利]存储器控制电路-CN202080020549.0在审
发明人：寺田晴彦;柴原祯之;森阳太郎 -专利权人：索尼半导体解决方案公司
申请日： 2020-01-30 - 公布日： 2021-10-26 - 主分类号： G11C13/00 文献下载
摘要：本发明的目的是在电路中针对栅极电压降低耐压并且使最大幅度降低，该电路选择存储器单元并将预定的电压施加到其两端。存储器控制电路包括多级存储器解码器，该存储器解码器用于根据特定地址选择存储器中的特定单元，并对特定单元的两端施加预定的电压。多级存储器解码器中的至少一级包括四个晶体管。
存储器控制电路

[发明专利]用于CXL驱动器中的高RAS特征的具有CRC+RAID架构的影子DRAM、系统及方法-CN202310105085.9在审
发明人： S·K·提鲁马莱;杨玲明;A·马宗达;N·加杰拉 -专利权人：美光科技公司
申请日： 2023-01-30 - 公布日： 2023-07-25 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及用于CXL驱动器中的高RAS特征的具有CRC+RAID架构的影子DRAM、系统及方法。系统、设备和方法可包含一种用于提供高可靠性、可用性和可服务性RAS的多级高速缓存。所述多级高速缓冲存储器包括影子DRAM，其设置于耦合到存储器控制器高速缓存的易失性主存储器模块上，所述存储器控制器高速缓存设置于存储器控制器上。在第一写入操作期间，所述存储器控制器将利用强错误校正码ECC的数据从所述存储器控制器高速缓存写入到所述影子DRAM，而不写入RAID(廉价磁盘冗余阵列)奇偶校验数据。在第二写入操作期间，所述存储器控制器从所述影子DRAM写入利用所述强ECC的所述数据及写入所述RAID奇偶校验数据到设置于所述易失性主存储器模块上的存储器装置。
用于 cxl 驱动器中的 ras 特征具有 crc raid 架构影子 dram 系统方法

[发明专利]包括三维非易失性存储设备的系统及其编程方法-CN201310168094.9有效
发明人：全昺熙;郭东勋 -专利权人：三星电子株式会社
申请日： 2013-05-06 - 公布日： 2018-04-27 - 主分类号： G11C16/06 文献下载
摘要：一种用于存储系统的编程方法，所述存储系统包括三维非易失性存储器和随机存取存储器，所述三维非易失性存储器具有多级存储单元。该方法在三维非易失性存储器中的一行存储单元的编程期间使用随机存取存储器来不同地存储多比特数据的所选比特。
包括三维非易失性存储设备系统及其编程方法

[发明专利]多级存储器系统功率管理装置和方法-CN202111141326.2在审
发明人：郭佳虹;阿诺普·穆克尔;黄荣汉;阿维沙·斯尼尔;施里尼瓦斯·文卡特拉曼;陈冠华;林伟斌 -专利权人：英特尔公司
申请日： 2021-09-28 - 公布日： 2022-06-21 - 主分类号： G06F1/3225 文献下载
摘要：本申请涉及多级存储器系统功率管理装置和方法。一种多级存储器体系结构方案，用于基于应用在如何使用远离处理器核心的存储器级别来针对平台中逐渐远离处理器的存储器级别动态地平衡若干个参数，例如功率、热能、成本、时延和性能。在一些示例中，对远端存储器的状态的决策作出是分散的。例如，处理器功率管理单元、近端存储器控制器和/或远端存储器主机控制器(FMHC)在其各自的级别上关于FM的功率和/或性能状态作出决策。存储器的功率和/或性能状态针对不断变化的工作负载和其他参数自适应地变化，即使当(一个或多个)处理器处于特定功率状态中时。
多级存储器系统功率管理装置方法

[发明专利]带有一致单元的多级别系统存储器的存储器控制器-CN201680019055.4有效
发明人： I.迪亚曼;N.米斯加夫;A.阿南塔拉曼;Z.格林菲尔德 -专利权人：英特尔公司
申请日： 2016-02-18 - 公布日： 2022-05-13 - 主分类号： G06F12/0891 文献下载
摘要：一种设备被描述，其包含具有接口以耦合到多级别系统存储器的存储器控制器。存储器控制器还包含一致缓冲器和一致服务逻辑电路。一致缓冲器要保持读和/或写请求已对于其被接收的高速缓存行。一致服务逻辑电路被耦合到接口和一致缓冲器。如果以下情况至少之一是真的，则一致服务逻辑电路要在将从多级别系统存储器的某个级别已被驱逐的高速缓存行写回到多级别系统存储器的更深级别之前，将该高速缓存行与一致缓冲器内该高速缓存行的另一版本合并：该高速缓存行的所述另一版本在修改状态中;存储器控制器具有对于该高速缓存行的未决写请求。
带有一致单元多级系统存储器控制器

[发明专利]存储器系统及其操作方法-CN201910967458.7有效
发明人：边谕俊 -专利权人：爱思开海力士有限公司
申请日： 2019-10-12 - 公布日： 2023-08-08 - 主分类号： G06F3/06 文献下载
摘要：本文描述了存储器系统及其操作方法。一种包括存储器装置的存储器系统的操作方法，存储器装置包括多级存储器单元，该操作方法包括：根据基于写入命令的属性而被确定的物理地址分配方案来分配物理地址；以及在所分配的物理地址上执行写入操作。
存储器系统及其操作方法

[发明专利]用于提供多级纠错的技术-CN202010143019.7在审
发明人：吴微;R.孙达拉姆;C.乔汉;J.B.坎;冨嶋茂樹;S.斯里尼瓦桑 -专利权人：英特尔公司
申请日： 2020-03-04 - 公布日： 2020-10-20 - 主分类号： G06F11/10 文献下载
摘要：用于提供多级纠错的技术包括一种存储器，该存储器包括耦合到存储器介质的介质访问电路。介质访问电路要从存储器介质读取数据。
用于提供多级纠错技术

[发明专利]降低存储器带宽的方法-CN202211296441.1在审
发明人：何虎;周世杰 -专利权人：锐宸微（上海）科技有限公司
申请日： 2021-11-29 - 公布日： 2023-01-31 - 主分类号： G06N3/063 文献下载
摘要：本申请实施例公开了一种降低存储器带宽的方法。该方法包括：根据第一存储器的容量决定卷积运算时的一区块数据的数据尺寸；根据第二存储器的容量以及多个输出特征图数据中的最后一个输出特征图数据的一第一部份数据的数据量决定多级运算的级数以及用来产生多个输出特征图数据中的剩余数据中每一者的至少一第二部分数据的所需数据量，其中在执行多级运算的过程中，存储器管理电路将第一部份数据与至少一第二部分数据储存于第二存储器；以及依据区块数据的数据尺寸、多级运算的级数、第一部份数据的数据量以及至少一第二部分数据的数据量产生一预定编译文件，其中存储器管理电路基于预定编译文件存取动态随机存储器、第一存储器。
降低存储器带宽方法