“外延层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2577426个，建议您升级VIP下载更多相关专利

[发明专利]一种场效应管及其制备方法-CN202110328230.0有效
发明人：林河北;覃尚育;张泽清;葛立志 -专利权人：深圳市金誉半导体股份有限公司
申请日： 2021-03-26 - 公布日： 2022-11-08 - 主分类号： H01L29/78 文献下载
摘要：本发明属于半导体芯片技术领域，公开了场效应管包括在碳化硅衬底形成第一外延层，在第一外延层上的第二外延层，间隔形成在第二外延层内的第一注入区，第二外延层包括第一子外延层和第二子外延层，第一子外延层位于第一注入区之间，在衬底上形成导电类型不同的两层外延层，在第二子外延层之间并与第一子外延层形成第二注入区，以及形成在第二子外延层内并远离第二注入区的第三注入区，贯穿第二外延层并延伸至第一外延层内的沟槽、形成在沟槽的侧壁和沟槽的底部的氧化层、以及形成在氧化层上的多晶硅，沟槽与第一注入区、第二子外延层和第三注入区连接，还公开了场效应管制备方法，提高了器件的工作性能，降低了器件的导通电阻。
一种场效应及其制备方法

[发明专利]SiC LDMOS器件以及电子设备-CN202210493257.X在审
发明人：莫海锋 -专利权人：苏州华太电子技术股份有限公司
申请日： 2022-05-07 - 公布日： 2023-07-28 - 主分类号： H01L29/78 文献下载
摘要：该器件包括衬底、第一外延层、第二外延层以及有源区，其中，衬底为N型层；第一外延层位于衬底的表面上，第一外延层为P型层，第一外延层的掺杂浓度与衬底的掺杂浓度比值范围为1:0.1～1:1000；第二外延层位于第一外延层的远离衬底的表面上，第二外延层为P型层；有源区位于第二外延层中。该器件中，通过增加第一外延层作为衬底与第二外延层之间的纵向缓冲层，避免衬底与第二外延层之间的界面浓度发生突变，从而第二外延层、第一外延层和衬底形成了缓慢变化的结分布，提高了器件的纵向耐压能力，进而解决了现有技术中
sic ldmos 器件以及电子设备

[发明专利]双极晶体管及其制作方法-CN202110268587.4在审
发明人：马万里 -专利权人：深圳市昭矽微电子科技有限公司
申请日： 2021-03-12 - 公布日： 2021-05-28 - 主分类号： H01L29/10 文献下载
摘要：本发明公开了一种双极晶体管及其制备方法，其包括衬底层、层叠设置于衬底层上的第一外延层、层叠设置于第一外延层上的第二外延层、接触第二外延层设置的第三外延层、以及贯穿第二外延层并嵌入第一外延层中的第四外延层，第三外延层与第四外延层间隔设置，第四外延层嵌入第一外延层中的深度≥1μm。该双极晶体管的第四外延层实际上可作为基极接触区。该基极接触区能够形成较深的基极接触区耗尽层，当器件承担集电极‑基极反偏电压时，通过基极接触区耗尽层夹断来保护基区，能够有效提升器件的集电极‑基极击穿电压。
双极晶体管及其制作方法

[发明专利]阈值电压稳定的电子辐照快恢复SJ-VDMOS制备方法-CN201910055731.9在审
发明人：祝靖;李阿江;李少红;孙伟锋;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2019-01-21 - 公布日： 2019-05-10 - 主分类号： H01L21/336 文献下载
摘要：一种阈值电压稳定的电子辐照快恢复SJ‑VDMOS制备方法，步骤如下：取N+衬底；在N+衬底上生长N型外延层；对这层N型外延层进行电子辐照，形成N型辐照外延层；在N型辐照外延层上继续生长另一层N型外延层，并由所述N型辐照外延层与所述另一层N型外延层构成N型复合外延层，此N型外延层不再经历电子辐照，为N型无辐照外延层；在所述另一层N型外延层上表面形成P型体区，在N型复合外延层中形成P柱；在N型复合外延层上表面形成栅氧化层及多晶硅栅；在P型体区表面形成N+源区以及P+区域；淀积层间介质，刻蚀接触孔，淀积源端金属，进行背面处理以形成漏端金属电极，从而形成最终的器件结构。
外延层辐照电子辐照阈值电压上表面复合衬底制备表面形成多晶硅栅漏端金属器件结构栅氧化层淀积层淀积源接触孔电极生长刻蚀源区背面恢复金属

[发明专利]一种全彩mini LED芯片及制备方法-CN202310511818.9有效
发明人：李文涛;鲁洋;张星星;林潇雄;胡加辉;金从龙 -专利权人：江西兆驰半导体有限公司
申请日： 2023-05-09 - 公布日： 2023-07-18 - 主分类号： H01L27/15 文献下载
摘要：本发明提供一种全彩mini LED芯片及制备方法，所述全彩mini LED芯片包括衬底依次沉积在所述衬底上的蓝光外延层、绿光外延层、红光外延层、电流扩展层、电极层、布拉格反射层、连接层、填平层及焊盘层；其中，所述蓝光外延层、所述绿光外延层及所述红光外延层的尺寸依次减小三分之一，以使所述蓝光外延层、所述绿光外延层及所述红光外延层呈阶梯式排布；通过所述蓝光外延层、所述绿光外延层及所述红光外延层依次沉积在衬底之上和三者的尺寸依次减小三分之一的设置
一种全彩 mini led 芯片制备方法

[发明专利]发光面板及其制作方法-CN202310734148.7有效
发明人：陈良键;张羽;岳大川;蔡世星;林立;李小磊;伍德民 -专利权人：季华实验室;深圳市奥视微科技有限公司
申请日： 2023-06-20 - 公布日： 2023-08-29 - 主分类号： H01L27/15 文献下载
摘要：本公开涉及显示技术领域，特别涉及一种发光面板及其制作方法，能够释放GaN外延层应力，降低外延层翘曲度，提升发光效率。该发光面板包括衬底、N型GaN外延层、发光外延层、第一楔形结构、第二楔形结构、P电极和N电极；所述N型GaN外延层和所述发光外延层形成于所述衬底上，所述第一楔形结构贯穿所述发光外延层和所述N型GaN外延层，所述第二楔形结构贯穿所述发光外延层和部分所述N型GaN外延层；所述P电极位于所述发光外延层上，所述N电极覆盖所述第一楔形结构和所述第二楔形结构。
发光面板及其制作方法

[发明专利]半导体结构及其形成方法-CN201710175999.7有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-22 - 公布日： 2021-03-09 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供包括NMOS区域的基底；在基底上形成栅极结构；在栅极结构两侧基底内形成N区凹槽；在N区凹槽内形成N区掺杂外延层，N区掺杂外延层为第一N型掺杂外延层和第二N型掺杂外延层构成的叠层结构，第一N型掺杂外延层为掺杂有N型离子的第一外延层，第二N型掺杂外延层为掺杂有N型离子的第二外延层，第二外延层的禁带宽度小于第一外延层的禁带宽度；在N区掺杂外延层上形成层间介质层；在层间介质层内形成露出N区掺杂外延层的第一接触开口；在第一接触开口内形成第一接触孔插塞。本发明通过掺杂有N型离子的第二外延层以降低肖特基势垒高度，并提高N区掺杂外延层的N型离子浓度，从而减小接触电阻。
半导体结构及其形成方法

[发明专利]沟槽的填充方法-CN202310615676.0在审
发明人：李睿;曹志伟;张召 -专利权人：华虹半导体（无锡）有限公司
申请日： 2023-05-26 - 公布日： 2023-08-08 - 主分类号： H01L27/146 文献下载
摘要：本申请公开了一种沟槽的填充方法，包括：在第一外延层上形成硬掩模层，第一外延层形成于硅衬底上；在硬掩模层中形成第一沟槽，第一沟槽底部的第一外延层暴露；进行刻蚀，刻蚀至第一沟槽下方第一外延层中的预定深度，在第一外延层中形成第二沟槽，第二沟槽的深度和宽度的比值大于4；进行预处理以去除第二沟槽表面的杂质；通过采用纯硅源的外延沉积工艺在第二沟槽表面形成硅晶种层；通过底压外延沉积工艺形成第二外延层，第二外延层填充所述第二沟槽；去除第二沟槽外的硬掩模层和第二外延层本申请先通过采用纯硅源的外延沉积工艺在沟槽表面形成硅晶种层，再通过底压外延沉积工艺形成第二外延层，降低了沟槽中填充的外延层产生缺陷的几率。
沟槽填充方法

[发明专利]SiC LDMOS器件及其制作方法-CN202111450732.7在审
发明人：莫海锋 -专利权人：苏州龙驰半导体科技有限公司
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： H01L29/78 文献下载
摘要：本申请提供了一种SiC LDMOS器件及其制作方法，该SiC LDMOS器件包括衬底、第一外延层、第二外延层以及有源区，衬底为重掺杂的P型层；第一外延层位于衬底的表面上；第二外延层位于第一外延层的远离衬底的表面上，第一外延层以及第二外延层均为N型层，且第二外延层的电阻率小于第一外延层的电阻率；有源区位于第二外延层中。相比现有技术中的N型SiC LDMOS器件的性能较差的问题，本申请通过形成均为N型层的第一外延层以及第二外延层，第二外延层实现器件，第一外延层作为器件高压的缓冲区域，一方面保证了器件的击穿电压较高，另一方面保证了器件的电阻较小
sic ldmos 器件及其制作方法

[发明专利]一种薄膜LED外延芯片的制造方法-CN201310223716.3有效
发明人：刘凤全;叶继春 -专利权人：刘凤全
申请日： 2013-06-06 - 公布日： 2013-09-11 - 主分类号： H01L33/00 文献下载
摘要：本发明公开了一种薄膜LED外延芯片的制造方法，包括提供一个基底、在基底上形成牺牲层；在牺牲层上形成外延层；在外延层上形成若干个有效金属体，各有效金属体之间存在刻蚀间隙；以各有效金属体作为掩膜，纵向刻蚀处于刻蚀间隙中的外延层直至露出牺牲层，外延层被刻蚀成多个外延芯片；在各有效金属体上形成带有若干通孔的支持层；刻蚀牺牲层以剥离基底，使外延层另一个面裸露，支持层支撑各外延芯片；在每个外延芯片的另一个面上形成金属电极；从支持层上释放外延芯片。该方法将外延层分割成若干个LED外延芯片，刻蚀液可以通过支撑层的通孔分散到外延芯片周围与牺牲层接触，达到快速剥离的效果，同时也提高了外延芯片的合格率。
一种薄膜 led 外延芯片制造方法

[发明专利]一种互补型SiC双极集成晶体管及其制作方法-CN201711361495.0有效
发明人：蒲红斌;王曦;胡丹丹;封先锋 -专利权人：西安理工大学
申请日： 2017-12-18 - 公布日： 2020-06-26 - 主分类号： H01L27/082 文献下载
摘要：本发明公开了一种互补型SiC双极集成晶体管，衬底之上依次设置有八个外延层，钝化层覆盖在各个外延层的表面与侧壁以及第一外延层末端之外衬底的上表面；第八外延层的上端面覆盖有电极一，第八外延层末端之外第七外延层的上端表面覆盖有电极二，第七外延层末端之外第六外延层的上端表面覆盖有电极三，第四外延层末端之外第三外延层的上端表面覆盖有电极四，第三外延层末端之外第二外延层的上端表面覆盖有电极五，第二外延层末端之外第一外延层的上端表面覆盖有电极六
一种互补 sic 集成晶体管及其制作方法

[发明专利]半导体器件及其形成方法-CN201910307034.8有效
发明人：马志宇;什哈吉·B·摩尔;黄翊铭;张世杰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-17 - 公布日： 2023-09-22 - 主分类号： H01L21/336 文献下载
摘要：一种器件包括从衬底延伸的鳍、在鳍的侧壁上方并沿着鳍的侧壁的栅极堆叠件，沿着栅极堆叠件的侧壁的栅极间隔件、以及在鳍中并且与栅极间隔件相邻的外延源极/漏极区。外延源极/漏极区包括在鳍上的第一外延层，第一外延层包括硅、锗和砷，以及在第一外延层上的第二外延层，第二外延层包括硅和磷，第一外延层将第二外延层与鳍隔开。外延源极/漏极区还包括在第二外延层上的第三外延层，第三外延层包括硅、锗和磷。本发明实施例涉及半导体器件及其形成方法。
半导体器件及其形成方法

[实用新型]外延片及肖特基二极管-CN201821004572.7有效
发明人：邢东;冯志红;赵向阳;王元刚 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2018-06-27 - 公布日： 2019-04-02 - 主分类号： H01L29/06 文献下载
摘要：本实用新型适用于半导体技术领域，提供了一种外延片及肖特基二极管，外延片包括：衬底；所述衬底上表面设有重掺杂外延层；所述重掺杂外延层上表面设有轻掺杂外延层；所述轻掺杂外延层中设有凹槽，所述凹槽的深度小于所述轻掺杂外延层的厚度；所述轻掺杂外延层上表面设有二次外延层，所述二次外延层填充所述轻掺杂外延层中的凹槽，且所述二次外延层的厚度大于所述凹槽的深度。使用本实用新型提供的外延片制备肖特基二极管时，能够提高肖特基二极管的反向击穿电压，且不会降低器件的高频性能。
轻掺杂外延层外延层肖特基二极管外延片本实用新型上表面重掺杂半导体技术领域反向击穿电压衬底上表面高频性能降低器件衬底制备填充

[发明专利]半导体发光器件及其制备方法-CN202180089877.0在审
发明人：程凯 -专利权人：苏州晶湛半导体有限公司
申请日： 2021-03-19 - 公布日： 2023-10-20 - 主分类号： H01L27/15 文献下载
摘要：该半导体发光器件，具有红光子像素区、绿光子像素区以及蓝光子像素区，包括：衬底在衬底上外延生长的蓝光外延层、以及在蓝光外延层上的绿光子像素区和红光子像素区继续生长的绿光外延层和红光外延层，所述的绿光外延层和所述红光外延层间隔地分布在所述蓝光外延层上半导体发光器件将相互独立的发光区结构，通过外延生长叠合在一个衬底上，蓝光外延层发射的蓝光，不仅从蓝光子像素区发出，而且投射到上层的红光外延层和绿光外延层，因此上层的红光外延层和绿光外延层不仅可以电致发光而且可以接受下层投射来的蓝光进行光致发光
半导体发光器件及其制备方法

[发明专利]半导体器件和制造半导体器件的方法-CN201811168857.9有效
发明人：李宜静;杨宗熺;游明华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-08 - 公布日： 2022-11-29 - 主分类号： H01L29/78 文献下载
摘要：实施例是一种包括下列项的器件，包括：第一鳍，从衬底延伸；第一栅极堆叠，在第一鳍上方并且沿着第一鳍的侧壁；第一栅极间隔件，沿第一栅极堆叠的侧壁被布置；以及第一外延源极/漏极区域，在第一鳍中并且与第一栅极间隔件相邻第一外延源极/漏极区域包括：第一外延层，在第一鳍上，第一外延层包括硅和碳；第二外延层，在第一外延层上，第二外延层具有与第一外延层不同的材料成分，第一外延层将第二外延层和第一鳍分离；以及第三外延层，在第二外延层上，并且第三外延层具有与第一外延层不同的材料成分。
半导体器件制造方法