|
|
钻瓜专利网为您找到相关结果 7523个，建议您 升级VIP下载更多相关专利
- [发明专利]功率MOS管-CN202210385702.0在审
-
刘剑;白玉芳;初丹红
-
圣邦微电子（北京）股份有限公司
-
2022-04-13
-
2023-10-27
-
H01L21/8234
- 本发明实施例提供一种功率MOS管，属于半导体制造技术领域。功率MOS管包括：半导体衬底；有源区包括第一有源区与第二有源区，均位于半导体衬底上方；电极，位于有源区的上方，包括交替排列且位于同一金属层的第一电极和第二电极，第一电极与第一有源区连接，第二电极与第二有源区连接，第一电极与第二电极均为三段式结构，均包括依次连接且宽度逐渐递增的第一段、中间段与第二段，在第一段上设置有通孔；以及引脚电极，位于第一电极与第二电极之上，包括第一引脚电极和第二引脚电极，第一引脚电极通过位于第一电极上的通孔与第一电极的第一段连接，第二引脚电极通过位于第二电极上的通孔与第二电极的第一段连接。
- 功率mos
- [发明专利]金属零层的制造方法-CN202210394299.8在审
-
雷海波;徐文胜
-
上海华力集成电路制造有限公司
-
2022-04-14
-
2023-10-27
-
H01L21/8238
- 本发明公开了一种金属零层的制造方法，包括：步骤一、提供完成了前段工艺的源漏形成工艺的半导体衬底，在伪栅极结构之间的区域形成栅极间沟槽；步骤二、在栅极间沟槽的选定区域中形成金属零层截断层；步骤三、在金属零层截断层外的栅极间沟槽中形成金属零层，对金属零层进行回刻使金属零层的顶部表面低于伪栅极结构的顶部表面；步骤四、形成第二氧化层，第二氧化层会将金属零层的顶部表面之上的栅极间沟槽完全填充，进行平坦化工艺将第二氧化层的顶部表面和伪栅极结构的顶部表面相平；步骤五、将伪栅极结构并替换为第二栅极结构。本发明能减少中段制程对前段制程中的源漏区损伤以及减少金属栅工艺环的热负载，能降低金属零层和源漏区接触电阻。
- 金属制造方法
- [发明专利]半导体器件及其制作方法-CN202210416514.X在审
-
徐振亚;刘轶群
-
上海集成电路研发中心有限公司
-
2022-04-20
-
2023-10-27
-
H01L21/8234
- 本发明提供了一种半导体器件及其制作方法，所述方法包括：提供衬底，衬底上形成有包括交替层叠的牺牲层与沟道层的堆叠层，堆叠层两侧的衬底内还形成有BDI结构；侧向刻蚀牺牲层并填充形成第一间隔物；侧向刻蚀部分第一间隔物形成第二凹槽；在沟道层上形成外延层；刻蚀去除剩余的第一间隔物形成第三凹槽；第三凹槽内形成带有空气间隙的第二间隔物；形成源/漏极。由于外延层的存在，源/漏极外延生长的基底面积比没有所述外延层时的基底面积更大，并且外延生长初期即可向各方向进行生长，由各个独立生长基底生长的外延层可以较早的融合，从而改善在BDI结构存在的情况下源/漏极外延难以融合的情况，提高器件的性能。
- 半导体器件及其制作方法
- [发明专利]半导体结构的制备方法-CN202311211573.4在审
-
郑晶莹
-
深圳市新凯来技术有限公司
-
2023-09-20
-
2023-10-27
-
H01L21/8234
- 本申请提供一种半导体结构的制备方法，包括：提供基体层；形成沟槽，沟槽位于基体层中；形成目标材料层，目标材料层覆盖沟槽的槽壁、沟槽的槽口和基体层的顶面，位于基体层的顶面的目标材料层的厚度和位于沟槽的槽口处的目标材料层的宽度均大于位于沟槽的槽壁上的目标材料层的厚度；采用各向异性刻蚀去除位于沟槽的槽壁上的目标材料层、沟槽的槽口处的目标材料层和位于基体层的顶面的部分厚度的目标材料层；保留位于基体层的顶面的另一部分厚度的目标材料层，并形成目标层。因此，本申请提供的半导体结构的制备方法，实现了基体层顶面目标层选择性沉积的结构，突破选择性沉积对材料的限制，扩大其适用场景。
- 半导体结构制备方法
- [发明专利]一种半导体器件的制造方法-CN202310878725.X在审
-
李永亮;赵飞;罗军;王文武
-
中国科学院微电子研究所
-
2023-07-17
-
2023-10-24
-
H01L21/8238
- 本发明公开了一种半导体器件的制造方法，涉及半导体技术领域，以降低CFET器件的集成难度，提高CFET器件的良率。所述半导体器件的制造方法包括：在半导体基底上形成依次层叠设置的至少一层叠层、半导体隔离层和半导体层。在半导体层上依次形成材料不同的第一掩膜图案和第二掩膜图案。在第一掩膜图案和第二掩膜图案的掩膜作用下，至少对层叠设置的至少一层叠层、半导体隔离层和半导体层进行图案化处理。去除第一掩膜图案；并在第二掩膜图案的掩膜作用下，至少对半导体层进行图案化处理。基于第一鳍状结构制造具有[100]晶向的沟道的N型环栅晶体管；并基于第二鳍状结构制造具有[110]晶向的沟道的P型环栅晶体管。
- 一种半导体器件制造方法
- [发明专利]半导体器件制备方法-CN202311188426.X在审
-
朱红波;张哲;高向阳
-
粤芯半导体技术股份有限公司
-
2023-09-15
-
2023-10-24
-
H01L21/8234
- 本发明提供一种半导体器件制备方法，包括步骤：制备得到半导体结构，所述半导体结构包括半导体材料的基底及位于基底内，且显露于基底表面的有源区，以及位于基底上表面或基底内的栅极；于有源区表面和栅极表面涂布金属前驱物以形成金属前驱物材料层；进行预设时长的热烘，以于有源区和金属前驱物材料层的界面处以及栅极和金属前驱物材料层的界面处形成初始欧姆接触层；去除未反应的金属前驱物材料；进行热退火，以使初始欧姆接触层成为低阻值欧姆接触层。相较于现有技术，本发明不仅流程极大简化，可以显著降低生产成本，而且热处理温度显著降低，有助于减少乃至避免器件损伤及减少金属的横向扩散，从而提高生产良率。
- 半导体器件制备方法
|
