[实用新型]一种增强型AlGaN/GaN MOS-HEMT器件结构有效
| 申请号： | 201921766721.8 | 申请日： | 2019-10-21 |
| 公开（公告）号： | CN209843716U | 公开（公告）日： | 2019-12-24 |
| 发明（设计）人： | 李迈克 | 申请（专利权）人： | 中证博芯(重庆)半导体有限公司 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L29/06;H01L29/10;H01L29/423;H01L21/335 |
| 代理公司： | 50218 重庆信航知识产权代理有限公司 | 代理人： | 穆祥维 |
| 地址： | 401573 重庆*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种增强型AlGaN/GaN MOS‑HEMT器件结构，包括Al | ||
| 搜索关键词： | 衬底 帽层 本征GaN缓冲层 漏极区域 衬底层 栅极氧化层表面 化合物半导体 欧姆接触表面 栅极泄露电流 本实用新型 大规模制造 器件可靠性 栅极氧化层 表面形成 欧姆接触 器件表面 器件结构 驱动电流 源极区域 栅极金属 栅极区域 金属化 增强型 阻挡层 沟道 减小 刻蚀 源极 制程 制备 兼容 主流 重复 申请 | ||
【主权项】：
1.一种增强型AlGaN/GaN MOS-HEMT器件结构，其特征在于，包括Al
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中证博芯(重庆)半导体有限公司，未经中证博芯(重庆)半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201921766721.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种通过连接孔改善UIS的功率器件
- 下一篇：一种防止接触不良的贴片二极管
- 同类专利
- 包括具有平滑的接通行为和改善的线性度的多个单位单元晶体管的半导体装置-201880041311.9
- 刘月英;S·斯瑞拉姆;S·什帕德 - 克里公司
- 2018-06-15 - 2020-02-11 - H01L29/778
- 半导体装置包括在公共的半导体结构上的多个单位单元晶体管，所述单位单元晶体管并联电连接，并且每个单位单元晶体管包括各自的栅极指。所述单位单元晶体管中的第一和第二单位单元晶体管的各自的阈值电压相差至少0.1伏和/或所述单位单元晶体管中的第三单位单元晶体管的第一和第二段的阈值电压相差至少0.1伏。
- 具有低电容场板结构的晶体管-201880042524.3
- C·J·麦克唐纳;K·A·威尔逊;K·T·阿拉维;A·D·威廉斯 - 雷声公司
- 2018-10-04 - 2020-02-11 - H01L29/778
- 场效应晶体管(FET)，具有沿半导体表面横向布置的源极、漏极和栅极以及场板结构：该场板结构具有连接到源极的一端；以及布置在栅极和漏极之间并通过间隙(37)与漏极分开的另一端。介电结构布置在半导体之上，其具有：布置在场板结构的另一端之下的第一部分；以及，在间隙下的较薄的第二部分。
- 一种增强型GaN基高电子迁移率晶体管材料结构-201911032654.1
- 王晓亮;李百泉;肖红领;冯春;姜丽娟;殷海波;李天运;邱爱芹;介芳 - 北京华进创威电子有限公司;中国科学院半导体研究所
- 2019-10-28 - 2020-02-07 - H01L29/778
- 本发明公开了一种增强型GaN基高电子迁移率晶体管材料结构，所述晶体管材料结构从下至上依次包括：衬底、成核层、缓冲层、氮化镓沟道层、氮化铝插入层、铝镓氮势垒层和铟镓氮盖帽层。本发明在AlGaN/GaN异质结上增加一InGaN帽层，利用InGaN相对于AlGaN反的极化作用，从而在InGaN/AlGaN界面处形成负的极化电荷，而抬高AlGaN/GaN界面处的导带底位置，实现增强型器件用外延材料。
- 基于Si衬底的GaN外延结构及其制备方法-201510765108.4
- 邓旭光;张宝顺;蔡勇;范亚明;付凯;于国浩;张志利;孙世闯;宋亮 - 中国科学院苏州纳米技术与纳米仿生研究所
- 2015-11-11 - 2020-02-04 - H01L29/778
- 本发明属于半导体技术领域，尤其公开了一种基于Si衬底的GaN外延结构，其包括在Si衬底上依次叠层设置的第一AlN缓冲层、层状滑移层、第二AlN缓冲层、Al
- 高电子迁移率晶体管-201880040483.4
- 乔夫·德卢伊 - 埃皮根股份有限公司
- 2018-06-19 - 2020-02-04 - H01L29/778
- 一种用于模拟应用的高电子迁移率晶体管(1)，包括：衬底(10)；位于所述衬底(10)的顶部上的外延III‑N半导体层叠层(20)，所述外延III‑N半导体层叠层(20)包括：第一有源III‑N层(22)；以及包括凹部的第二有源III‑N层(23)；在其间具有二维电子气(21)；位于所述外延III‑N半导体层叠层(20)的顶部上的栅极(30)；以及位于所述外延III‑N半导体层叠层(20)与所述栅极(30)之间的钝化叠层(40)，其中所述钝化叠层(40)包括适于在所述栅极(30)未被偏置时耗尽所述二维电子气(21)的电子受体介电层(41)；其中所述电子受体介电层(41)在所述凹部(24)中延伸，并且包括与硅和/或铝合金化的氮化镁。
- 一种芯片结构及其制作与测试方法-201911175000.4
- 任远;刘宁炀;李祈昕;李成果;陈志涛 - 广东省半导体产业技术研究院
- 2019-11-26 - 2020-01-31 - H01L29/778
- 本申请提供了一种芯片结构及其制作与测试方法，涉及半导体技术领域。该芯片结构包括衬底与衬底逐层连接的多个功能层与功能电极；功能电极设置于功能层远离衬底的一侧；其中，多个功能层中的任意一层设置有通孔；该芯片结构还包括检测电极，检测电极安装于通孔。本申请提供的芯片结构及其制作与测试方法具有能够区分出不同功能层的缺陷性质、物理机制和对芯片特性影响的效果。
- 半导体装置-201910832477.9
- 石逸群;叶顺闵 - 聚力成半导体(重庆)有限公司
- 2019-09-04 - 2020-01-17 - H01L29/778
- 本发明公开了一种半导体装置，半导体装置包括一基底、一第一III‑V族化合物层、一栅极、多个以高积集度排列设置的漏极沟槽以及至少一漏极。基底具有一第一侧以及与第一侧相反的一第二侧。第一III‑V族化合物层设置在基底的第一侧。栅极设置在第一III‑V族化合物层上。各漏极沟槽自基底的第二侧朝向第一侧延伸而贯穿基底，且多个漏极沟槽规则排列设置。漏极设置在多个漏极沟槽中的至少一个中。
- 一种局部凹槽结构的AlGaN/GaN HEMT器件-201910910442.2
- 刘静;王琳倩;黄忠孝 - 西安理工大学
- 2019-09-25 - 2020-01-17 - H01L29/778
- 本发明公开了一种局部凹槽结构的AlGaN/GaN HEMT器件，包括自下而上依次设置的衬底、缓冲层、势垒层和钝化层，势垒层上表面且位于钝化层左右两端分别设置有源极和漏极，势垒层上表面且位于钝化层中部设置有栅极；势垒层上设置有凹槽结构。缓冲层由厚度为2μm的GaN组成，摻杂浓度为1×10
- 一种GaN异质结纵向逆导场效应管-201710651404.0
- 周琦;朱若璞;陈万军;张波 - 电子科技大学
- 2017-08-02 - 2020-01-17 - H01L29/778
- 本发明涉及半导体器件技术领域，涉及GaN异质结逆导场效应管。本发明采用纵向分立栅结构，将肖特基源极淀积在栅极之间，形成逆导二极管的阳极。通过P型基区形成的背势垒和P型栅共同作用耗尽栅下方沟道处的二维电子气(2DEG)，且可通过调节AlMN势垒层的再生长厚度精确调控阈值电压。本发明的有益效果为，在正向开关工作状态下，具有阈值电压可调，导通电阻低、饱和电流大、关态耐压高、工作频率高和低功耗等优点；在逆导工作状态下，具有开启电压低、导通电阻低，反向耐压大，反向恢复时间短和低功耗等优点。同时其制造工艺与传统GaN异质结HEMT器件兼容。本发明尤其适用于GaN异质结纵向功率场效应管。
- 同质外延氮化镓晶体管器件结构-201910906108.X
- 王元刚;冯志红;吕元杰;宋旭波;谭鑫;周幸叶;房玉龙;顾国栋;敦少博 - 中国电子科技集团公司第十三研究所
- 2019-09-24 - 2020-01-14 - H01L29/778
- 本发明适用于半导体技术领域，提供了一种同质外延氮化镓晶体管器件结构，包括：衬底、位于衬底上的沟道层、位于沟道层上的势垒层及位于势垒层上的电极，所述电极包括源电极、漏电极和栅电极；所述源电极和所述漏电极分别位于所述势垒层上表面的两侧，所述栅电极位于所述源电极和所述漏电极之间的所述势垒层上；所述沟道层厚度范围满足1nm≤d
- 一种氮化镓基场效应晶体管及其制备方法-201911133631.X
- 于洪宇;曾凡明;汪青;林新鹏;周智辉 - 南方科技大学
- 2019-11-19 - 2020-01-14 - H01L29/778
- 本发明实施例公开了一种氮化镓基场效应晶体管及其制备方法，其中氮化镓基场效应晶体管结构包括：衬底、缓冲层、背势垒层、沟道层、势垒层、p型栅层和钝化层；与p型栅层接触的栅极，以及与势垒层接触的源极和漏极，其中，栅极位于第一区域，源极和漏极位于第二区域，p型栅层在第二区域的膜层中的p型掺杂剂未激活。显著改善了栅极刻蚀工艺，解决传统工艺中p型材料必须完全去除的问题，使得刻蚀的容错率更低，适合于大批量生产，这种技术方法增加了栅极刻蚀的工艺窗口宽度，不受刻蚀工艺精度限制，使得栅极刻蚀可控性高，重复性好。
- 一种近结微流嵌入式高效散热氮化镓晶体管-201920599803.1
- 王刚 - 深圳市港祥辉电子有限公司
- 2019-04-29 - 2020-01-14 - H01L29/778
- 本实用新型涉及氮化镓晶体管技术领域，具体为一种近结微流嵌入式高效散热氮化镓晶体管，包括衬底、氮化镓缓冲层、氮化镓外延层和保护层，衬底包括金刚石层、硅纳米层和碳化硅层，紧贴氮化镓外延层的上表面设置有保护层，保护层包括氮化铝层和氮化硅层，有益效果为：本实用新型中，金刚石层具有优越的导热性，且金刚石层利用氩原子束对碳化硅层与金刚石层之间的硅纳米层进行活化，并且使硅纳米层和碳化硅层温室键合，金刚石层通过设置有可生长氮化镓碳化硅层，即可使衬底具有良好散热的性能；本实用新型中所设保护层不仅可以起到表面防漏电的效果，还保证氮化镓外延层表面不被刮伤。
- 电子器件和电路-201910589185.7
- 全祐哲;P·文凯特拉曼 - 半导体组件工业公司
- 2019-07-02 - 2020-01-10 - H01L29/778
- 本公开涉及电路和电子器件。本发明公开了一种电子器件和电路。该电子器件可以包括沟道层和覆盖沟道层的阻挡层。在一个实施方案中，电子器件可以包括沿栅极端子与第一晶体管的栅极电极之间的电流路径设置的部件。在另一个实施方案中，电子器件可以包括第二晶体管，其中该第二晶体管的源极电极和栅极电极耦接到第一晶体管的栅极电极，并且第二晶体管的漏极电极耦接到栅极端子。所述电路可以包括晶体管和二极管。所述晶体管可以包括漏极、栅极和源极，其中漏极耦接到漏极端子，并且源极耦接到源极端子。二极管可以具有耦接到栅极端子的阳极以及耦接到晶体管的栅极的阴极。
- 一种半导体器件及其制造方法-201911110750.3
- 黎子兰 - 广东致能科技有限公司
- 2019-11-14 - 2020-01-10 - H01L29/778
- 本公开内容提供一种半导体器件及其制作方法，所述器件包括衬底；在所述衬底上形成的第一绝缘层；在所述第一绝缘层上形成的第一半导体层；所述第一半导体层的侧表面与所述第一绝缘层的上表面斜相交；在所述第一半导体层的侧表面上形成的第二半导体层，在所述第二半导体层的侧表面上形成的第三半导体层，在所述第一至第三半导体层上形成的第四半导体层，所述第四半导体层与第一至第三半导体层的界面处形成二维电荷载流子气。本公开内容有助于实现如下效果之一：器件结构简单、工艺简单、成本低廉以及电性能优良。
- 高电子移动率晶体管及其制造方法-201910565684.2
- 杜尚儒;刘家呈;张宗正;杨亚谕;沈豫俊;綦振瀛 - 晶元光电股份有限公司
- 2019-06-27 - 2020-01-07 - H01L29/778
- 本发明公开一种高电子移动率晶体管及其制造方法，其中该高电子移动率晶体管包含一基板；一通道层，形成于基板上；一阻障层，形成于通道层上，其中一二维电子气形成在通道层的邻近阻障层的一侧；一源极电极及一漏极电极，形成于阻障层上；一耗尽层，形成于阻障层上，且位于源极电极与漏极电极之间，耗尽层的材料包含氮化硼或氧化锌；以及一栅极电极，形成于耗尽层上。
- 一种高压n沟道HEMT器件-201910948506.8
- 罗谦;姜玄青;文厚东;孟思远 - 电子科技大学
- 2019-10-08 - 2020-01-07 - H01L29/778
- 一种高压n沟道HEMT器件，属于半导体功率器件技术领域。鉴于在HEMT这类异质结器件上制备超结有较高的工艺难度，本发明针对n沟道HEMT器件提出了一种表面超结结构，通过在器件漂移区表面制备梳指状的p型半导体条块，并将该p型半导体条块与栅极进行电学连接，可在关断条件下实现漂移区沟道大范围耗尽，该耗尽区可耐受较高电压，从而器件击穿特性得以增强。另一方面，由于与栅极连接的梳指状p型表面耐压结构仅覆盖小部分漂移区面积，当器件导通时，与其关联的寄生电阻和寄生电容也相对较小，这使得器件具有相对较好的直流导通特性和高频特性。
- 半导体栅极电控量子点-201920622930.9
- 李海欧;胡睿梓;王柯;张鑫;罗刚;郭国平 - 中国科学技术大学
- 2019-04-30 - 2020-01-03 - H01L29/778
- 一种半导体栅极电控量子点，包括：衬底(101)；二氧化硅层(102)，其形成在衬底(101)上，二氧化硅层(102)上形成有离子注入区域(200)及量子点大电极(400)，离子注入区域(200)制备有欧姆接触电极(300)，二氧化硅层(102)上制备有量子点小电极(500)，其中，量子点大电极(400)与量子点小电极(500)相连；绝缘层(600)，其形成在二氧化硅层(102)上，只覆盖量子点区域，其中，量子点区域包括量子点小电极(500)、量子点大电极(400)的内部区域和离子注入区域(200)的内部区域。该半导体栅极电控量子点只保留量子点区域的氧化铝绝缘层，解决了传统硅半导体材料空穴型量子点中出现的本底电流问题。
- 半导体装置-201510430964.4
- 廖文甲 - 台达电子工业股份有限公司
- 2015-07-21 - 2019-12-31 - H01L29/778
- 本发明实施例公开了一种半导体装置包含基板、主动层、晶体管与电容。主动层置于基板上。主动层区隔出第一部分与第二部分。晶体管包含主动层的第一部分、源极、漏极与栅极。源极与漏极分别电性连接第一部分。栅极置于第一部分上并置于源极与漏极之间。电容包含主动层的第二部分、第一电极、第一绝缘层与第二电极。第一电极电性连接第二部分与晶体管的源极。第一绝缘层置于第二部分上。第二电极置于第一绝缘层上并电性连接晶体管的栅极。本发明实施例的技术方案通过电容以增加晶体管的栅极‑源极电容，从而降低半导体装置的米勒比例，使半导体装置的操作状态更佳，较容易实现高频工作，且可最小化击穿电流值。
- 具有提供陡峭的亚阈值摆幅的外延层的III-N晶体管-201480076341.5
- H·W·田;S·达斯古普塔;M·拉多萨夫列维奇;R·周 - 英特尔公司
- 2014-03-25 - 2019-12-31 - H01L29/778
- 描述了具有外延半导体异质结构的III‑N晶体管，该外延半导体异质结构具有陡峭的亚阈值斜率。在实施例中，III‑N HFET采用具有平衡的和相反的III‑N极化材料的栅极叠置体。可以通过外部电场(例如，与所施加的栅极电极电压相关联的)来调制相反的III‑N极化材料的整体有效极化。在实施例中，通过成分和/或膜厚度来调节栅极叠置体内的III‑N材料之间的极化强度差异，以获得期望的晶体管阈值电压(V
- 一种增强型AlGaN/GaN MOS-HEMT器件结构-201921766721.8
- 李迈克 - 中证博芯(重庆)半导体有限公司
- 2019-10-21 - 2019-12-24 - H01L29/778
- 本实用新型提供一种增强型AlGaN/GaN MOS‑HEMT器件结构，包括Al
- 增强型异质结场效应晶体管-201910891750.5
- 王元刚;冯志红;吕元杰;谭鑫;周幸叶;宋旭波;房玉龙;张志荣;郭艳敏 - 中国电子科技集团公司第十三研究所
- 2019-09-20 - 2019-12-20 - H01L29/778
- 本发明适用于半导体器件技术领域，公开了一种增强型异质结场效应晶体管，增强型异质结场效应晶体管自下而上依次包括衬底、缓冲层、势垒层和帽层；所述帽层自下而上依次包括介质层、P型掺杂帽层和N型掺杂帽层；所述缓冲层上分列有源电极和漏电极，所述N型掺杂帽层上设有栅电极。本发明提供的增强型异质结场效应晶体管，通过在势垒层与P型掺杂帽层之间引入介质层，在P型掺杂帽层与栅电极之间引入N型掺杂帽层，能够提高器件的阈值电压，增大器件的电流密度。
- 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法-201911001784.9
- 李迈克 - 中证博芯(重庆)半导体有限公司
- 2019-10-21 - 2019-12-20 - H01L29/778
- 本发明提供一种增强型AlGaN/GaN MOS‑HEMT器件结构，包括Al
- 针对GAN RF晶体管中的改进性能的触点形状工程-201910371005.8
- M.拉多萨夫耶维奇;邓汉威;S.达斯古普塔;P.费舍尔;W.哈费茨 - 英特尔公司
- 2019-05-06 - 2019-12-13 - H01L29/778
- 针对GAN RF晶体管中的改进性能的触点形状工程。本文中描述的实施例包括晶体管器件，该晶体管器件包括GaN沟道。在实施例中，晶体管器件进一步包括源极区域和漏极区域。源极区域可以通过GaN沟道与漏极区域分离。在实施例中，源极区域和漏极区域包括具有大于3 nm的均方根（RMS）表面粗糙度的表面。在实施例中，晶体管器件进一步包括在GaN沟道上面的栅极电极、与源极区域接触的源极触点以及与漏极区域接触的漏极触点。
- 源、漏和栅极同步制备的GaN HEMT器件及方法-201910657362.0
- 李国强;阙显沣;王文樑;姚书南 - 华南理工大学
- 2019-07-19 - 2019-12-13 - H01L29/778
- 本发明公开了一种源极、漏极和栅极同步制备的GaN HEMT器件及方法，所述器件包括从下到上依次分布的衬底、缓冲层、沟道层和势垒层，势垒层的上表面的两端连接源极和漏极，源极和漏极之间的势垒层上表面上分布一层绝缘层，绝缘层的上表面连接栅极，源极和漏极与沟道层分别形成欧姆接触，源极和漏极的高度相等，且高于栅极的高度。本发明提供的制备方法克服现有制备工艺需要分两步制备源漏极和栅极的缺点，不存在传统光刻技术的光衍射效应，可快速地制造出尺寸精度高的微纳图案。而且本方法无需对准和二次光刻步骤，可实现非常精确的尺寸控制，器件的线宽可低至50 nm，操作步骤简单，适用于工业生产。
- 金刚石基常关型场效应晶体管及其制备方法-201710188701.6
- 王宏兴;王艳丰;王玮;常晓慧;李硕业;张景文;卜忍安;侯洵 - 西安交通大学
- 2017-03-27 - 2019-12-13 - H01L29/778
- 本发明公开了一种金刚石基常关型场效应晶体管，包括金刚石衬底，上设置有单晶金刚石外延薄膜，单晶金刚石外延薄膜的表面设置有源区以及包围有源区的器件隔离区，有源区为二维空穴气，有源区的上方依次间隔设置有源极、栅极和漏极，有源区的表面设置有导电沟道；导电沟道包括氢终端与氧终端、或氢终端与氟终端交替设置的沟道，通过表面处理技术调节所述导电沟道的氧化或氟化程度的强弱，进而调节对氧终端或氟终端临近的氢终端部分的耗尽程度，实现栅偏压零时器件的关断特性，以提供一种可以在高压、高频电子领域广泛应用的常关型器件。
- 一种减小GaN功率开关器件电流坍塌的器件结构-201610117877.8
- 王茂俊;刘少飞;陶明;郝一龙 - 北京大学
- 2016-03-03 - 2019-12-13 - H01L29/778
- 本发明提供了一种减小GaN功率开关器件电流坍塌的器件结构。所述结构包括Si衬底、GaN缓冲层、GaN沟道层、本征AlGaN层、掩膜介质层、绝缘栅介质层、源、漏、栅金属层以及源极下方的Mg注入层。该结构在衬底上外延生长AlGaN/GaN异质结构形成二维电子气导电沟道，通过刻蚀掉栅极区域下方的钝化层和本征AlGaN层来实现增强型GaNMOS。本发明通过注入Mg离子，在源端形成的P型层与GaN缓冲层相连，该P型层可以在短时间内向GaN缓冲层提供大量空穴，缩短器件由关态到开态时GaN缓冲层的恢复时间，由此导通电阻大大减小。本发明有效地减小了GaN缓冲层缺陷所引起的电流坍塌，提高了器件开关速度，显著优化GaN功率器件的电学性能。
- 一种插入绝缘埋层的InAlN-GaN HEMT器件-201920358484.5
- 任舰 - 淮阴师范学院
- 2019-03-21 - 2019-12-13 - H01L29/778
- 一种插入绝缘埋层的InAlN‑GaN HEMT器件，它涉及半导体功率器件制造领域。一种插入绝缘埋层的InAlN‑GaN HEMT器件它包含SiC衬底、GaN成核层、GaN缓冲层、绝缘埋层、AlN插入层、InAlN势垒层、GaN帽层、SiN钝化层、栅极、源极、漏极，SiC衬底上方为GaN成核层，GaN缓冲层设置在GaN成核层上方，绝缘埋层生长在GaN缓冲层和AlN插入层内部，InAlN势垒层生长在AlN插入层上表面，GaN帽层上表面设置SiN钝化层，栅极位于源极和漏极之间。采用上述技术方案后，本实用新型的有益效果为：它的结构设计合理，避免了逆压电效应的前提下，进一步降低输入电容，提高阈值电压。
- 一种新型MIS-HEMT器件结构及其制备方法-201910963398.1
- 李迈克 - 中证博芯(重庆)半导体有限公司
- 2019-10-11 - 2019-12-10 - H01L29/778
- 本发明提供一种新型MIS‑HEMT器件结构，包括衬底，衬底的表面形成有1～2μm厚的缓冲层，缓冲层的表面形成有30～35nm厚的势垒层，势垒层的表面形成有图形化的源电极和漏电极，源电极和漏电极之间由沟道势垒层直接氧化生成有金属氧化物绝缘层，金属氧化物绝缘层与源漏电极下的势垒层表面平齐，并在金属氧化物绝缘层的表面形成有栅电极。本发明还提供一种前述新型MIS‑HEMT器件结构制备方法。本申请在适当增加现有HEMT半导体器件中势垒层厚度基础上直接制备高质量金属氧化物绝缘层作为高K栅绝缘层，由此能够降低器件漏电流，提升器件性能稳定性，降低器件关键特性的恶化可能，制备方法在兼容现有HEMT器件制备流程前提下，只需增加一步氧化工艺即可成功实现器件制备。
- 半导体器件及其制造方法-201610008536.7
- 游政昇;林信志;黄坤铭;陈列全;褚伯韬;王升平;郭建利 - 台湾积体电路制造股份有限公司
- 2016-01-07 - 2019-12-10 - H01L29/778
- 一种半导体器件包括位于衬底上的第一III‑V族化合物层、位于第一III‑V族化合物层上的第二III‑V族化合物层、设置在第二III‑V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层，其中，第一III‑V族化合物层的材料与第二III‑V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。
- 一种沉积多晶AlN的常关型HEMT器件-201920379975.8
- 李国强;陈丁波;刘智崑;万利军 - 华南理工大学
- 2019-03-22 - 2019-12-10 - H01L29/778
- 本实用新型公开了一种沉积多晶AlN的常关型HEMT器件，所述HEMT功率器件主体采用外延硅衬底上的AlGaN/GaN异质结外延结构，包括由外延缓冲层，GaN沟道层，Al
- 专利分类
