[发明专利]n型硼碳氮薄膜/p型单晶硅异质pn结原型器件及制备方法有效
| 申请号： | 201910382491.3 | 申请日： | 2019-05-09 |
| 公开（公告）号： | CN110061046B | 公开（公告）日： | 2020-08-18 |
| 发明（设计）人： | 殷红;刘彩云;李宇婧;高伟 | 申请（专利权）人： | 吉林大学 |
| 主分类号： | H01L29/04 | 分类号： | H01L29/04;H01L29/06;H01L29/24;H01L21/02;H01L21/34;B82Y30/00;B82Y40/00 |
| 代理公司： | 长春市恒誉专利代理事务所(普通合伙) 22212 | 代理人： | 李荣武 |
| 地址： | 130012 吉*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种n型硼碳氮薄膜/p型单晶硅异质pn结原型器件及制备方法，属于半导体材料领域。本发明采用磁控溅射方法在p型(100)面单晶硅衬底上制备n型硼碳氮薄膜；然后在n型硼碳氮薄膜一侧和p型单晶硅一侧分别制作银电极，即制得n型硼碳氮薄膜/p型单晶硅异质pn结原型器件。本发明通过控制磁控溅射的生长参数，得到包含柱状氮化硼纳米晶的n型硼碳氮导电层，其纳米晶取向可控；获得了整流特性良好的n型硼碳氮薄膜/p型单晶硅异质pn结原型器件。 | ||
| 搜索关键词： | 型硼碳氮 薄膜 单晶硅 pn 原型 器件 制备 方法 | ||
【主权项】：
1.一种n型硼碳氮薄膜/p型单晶硅异质pn结原型器件，其特征在于，包括n型硼碳氮薄膜层和p型单晶硅层，所述硼碳氮薄膜层与单晶硅层之间形成异质结，硼碳氮薄膜层是磁控溅射含碳的六角氮化硼靶形成的n型半导体硼碳氮材料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吉林大学，未经吉林大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910382491.3/，转载请声明来源钻瓜专利网。
- 上一篇：有机发光显示面板和显示装置
- 下一篇：一种IGBT结构及其制作方法
- 同类专利
- 半导体装置-201910705044.7
- 大野天颂;藤田努;久米一平;友野章 - 铠侠股份有限公司
- 2019-07-31 - 2023-10-24 - H01L29/04
- 根据一个实施方式，本实施方式的半导体装置具备半导体衬底，该半导体衬底具有第1面、及相对于该第1面位于相反侧的第2面。半导体元件设置于半导体衬底的第1面。多晶或非晶质的第1材料层设置于半导体衬底的第1面的至少外缘。可让激光透过的第2材料层设置于半导体衬底的第2面。
- 半导体装置-201810971991.6
- 杉本雅裕;髙桥勲;四户孝;人罗俊实 - 株式会社FLOSFIA
- 2018-08-24 - 2023-10-20 - H01L29/04
- 本发明提供一种具有p型半导体层、n型半导体层和i型半导体层间的良好接合且半导体特性优异的半导体装置。技术方案为制造一种半导体装置，并将所获得的半导体装置用于功率器件等，所述半导体装置至少包括n型半导体层、i型半导体层及p型半导体层，其中n型半导体层包括第一半导体以作为主要成分，第一半导体为含有选自铝、铟和镓中的一种或两种以上的金属的氧化物半导体。
- 碳化硅单晶衬底及用于制造所述碳化硅单晶衬底的方法-201910821706.7
- 冲田恭子;本家翼 - 住友电气工业株式会社
- 2015-06-24 - 2023-09-01 - H01L29/04
- 本发明涉及碳化硅单晶衬底及用于制造所述碳化硅单晶衬底的方法。一种碳化硅单晶衬底(1)，其包括第一主表面(1a)、第二主表面(1b)和圆周边缘部(3)。第二主表面(1b)与第一主表面(1a)相反。圆周边缘部(3)连接第一主表面(1a)和第二主表面(1b)。当沿着与第一主表面(1a)垂直的方向观察时，圆周边缘部(3)具有：直线形的定向平面部(OF1)，具有第一半径(R1)的第一圆弧部(A1)，和连接定向平面部(OF1)和第一圆弧部(A1)并具有小于第一半径(R1)的第二半径(R2)的第二圆弧部(A2)。提供了一种能够抑制在碳化硅外延膜的表面中的级差的发生的碳化硅单晶衬底、及用于制造所述碳化硅单晶衬底的方法。
- 钻石成膜用衬底基板、以及使用其的钻石基板的制造方法-201810104358.7
- 野口仁;牧野俊晴;小仓政彦;加藤宙光;川岛宏幸;山崎聪;德田规夫 - 信越化学工业株式会社;国立研究开发法人产业技术综合研究所;国立大学法人金泽大学
- 2018-02-02 - 2023-07-28 - H01L29/04
- 本发明的目的在于提供一种钻石基板的制造方法以及用于所述方法的衬底基板，其对于减低包含位错缺陷等的各种缺陷是有效的。上述衬底基板是用于利用化学气相沉积法来成膜钻石膜的衬底基板，其特征在于：前述衬底基板的表面，相对于规定的晶面方位附有偏离角。
- 一种非平面GaN HEMT横向功率器件-202210022536.8
- 程骏骥;王榷阳;杨洪强 - 电子科技大学
- 2022-01-10 - 2023-07-18 - H01L29/04
- 本发明属于功率半导体领域，涉及GaN HEMT(High Electron Mobility Transistor)横向功率器件，具体提供一种非平面GaN HEMT横向功率器件。本发明通过结构创新能够有效克服上述非平面GaN HEMT横向功率器件的设计难点，具体通过成熟的硅刻蚀技术，在硅(100)晶面、硅(001)晶面或硅(010)晶面上、沿[110]方向刻蚀形成V形槽，其侧壁(111)面之间的夹角为70.52°，然后在侧壁(111)面进行GaN的极性外延生长、以及AlGaN势垒层，形成非平面的器件结构，其中的2DEG通道由源极曲折到达漏极，那么在同等器件面积的条件下2DEG通道将显著增长，最终使器件Baliga优值显著增大、性能极限得到突破，并获得进一步的可靠性提升。
- 一种氧化镓器件及制备方法-202111407950.2
- 请求不公布姓名 - 广州华瑞升阳投资有限公司
- 2021-11-25 - 2023-05-26 - H01L29/04
- 本发明提供了一种氧化镓器件及制备方法。在本发明的一个实施例中，采用异质衬底例如硅(111)面衬底，制备结晶性优异的包含氧化镓半导体层的层叠结构，再通过光刻和刻蚀等技术，对层叠结构和衬底进行刻蚀处理，形成衬底通孔效果，并在衬底通孔区淀积电极层，使包含氧化镓层的层叠结构的下表面直接与电极层建立电性连接，可制备垂直型氧化镓器件。这样的器件结构设计，无异质的缓冲层，可减少不同材料层叠时的晶格失配和热失配，降低器件损耗，提升器件的电性能和可靠性。
- SiC层叠体、其制造方法和半导体器件-202180032148.1
- 长泽弘幸 - CUSIC股份有限公司
- 2021-04-27 - 2023-05-26 - H01L29/04
- 本发明提供一种3C‑SiC和六方晶SiC的层叠结构以及其制造方法，在半导体器件中使用该3C‑SiC和六方晶SiC的层叠结构能够抑制异质界面中的载流子俘获和散射，从而提高半导体器件的特性。在六方晶SiC(1)表面上设置与晶格的最密面(CPP)平行的晶种面(1p)和从最密面倾斜的倾斜面(1i)，在晶种面上生成3C‑SiC的二维核(2e)的同时，在倾斜面上进行步进控制外延，从而制造层叠六方晶SiC层和3C‑SiC层的SiC层叠体。通过使SiC层叠体的所有界面成为共格异质界面(3)，将3C‑SiC表面和六方晶SiC表面隔开，可以自由配置半导体元件，获得高性能半导体器件。
- 半导体芯片及其制造方法-202211136290.3
- 长屋正武;渡边弘纪;大原淳士;河口大祐;原佳祐;笹冈千秋;小岛淳;恩田正一 - 株式会社电装;丰田自动车株式会社;未来瞻科技株式会社;浜松光子学株式会社;国立大学法人东海国立大学机构
- 2022-09-19 - 2023-04-14 - H01L29/04
- 一种半导体芯片包括构成芯片的基板(110)，其具有一个表面(110a)、与所述一个表面相反的另一表面(110b)、以及连接所述一个表面和所述另一表面的两对相反侧表面(110c)。所述一个表面和所述另一表面沿着{0001}c‑平面、{1‑100}m‑平面和{11‑20}a‑平面中的一个。两对相反侧表面中的一对沿着{0001}c‑平面、{1‑100}m‑平面和{11‑20}a‑平面中的另一个。两对相反侧表面中的另一对沿着{0001}c‑平面、{1‑100}m‑平面和{11‑20}a‑平面中的另外一个。所述侧表面包括在作为侧表面的法线方向的深度方向上的表面层部分中包含氧化镓和镓金属的改变层(120)。
- 层叠结构体、半导体装置及结晶性氧化物膜的成膜方法-202211156828.7
- 渡部武纪;桥上洋;坂爪崇寛 - 信越化学工业株式会社
- 2022-09-22 - 2023-04-04 - H01L29/04
- 本发明涉及一种层叠结构体、半导体装置及结晶性氧化物膜的成膜方法。一种层叠结构体，其为至少包括基底基板及以氧化镓为主成分的结晶性氧化物膜的层叠结构体，且所述层叠结构体的所述结晶性氧化物膜侧的面中波长400nm～800nm的光的反射率的平均值为16％以上。由此，可提供一种具有以氧化镓为主成分的结晶性氧化物膜的层叠结构体，所述结晶性氧化物膜的结晶缺陷显著少、结晶性优异且在应用于半导体装置时半导体特性优异。
- 一种半导体器件及其制造方法-202211378602.1
- 李永亮;陈安澜;赵飞 - 中国科学院微电子研究所
- 2022-11-04 - 2023-01-31 - H01L29/04
- 本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，以利于增大环栅晶体管包括的沟道区的载流子迁移率，进而利于提升环栅晶体管的工作性能。所述半导体器件包括：半导体基底、有源结构和栅堆叠结构。有源结构形成在半导体基底上。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。沿半导体基底的厚度方向，沟道区包括至少两层间隔设置的沟道部。位于底层的沟道部与半导体基底之间具有空隙，每层沟道部的所有外表面均为{111}晶面。栅堆叠结构环绕在每层沟道部的外周。所述半导体器件的制造方法用于制造所述半导体器件。
- 半导体结构及其制造方法-201711344639.1
- 沈泽民;吴志强;吴忠政;蔡庆威;程冠伦;王志豪;曹敏 - 台湾积体电路制造股份有限公司
- 2017-12-15 - 2023-01-06 - H01L29/04
- 本发明提供了一种半导体结构。该半导体结构包括：半导体衬底，具有第一区域和第二区域；第一半导体材料的第一鳍式有源区域，设置在第一区域内，定向为第一方向，其中，第一鳍式有源区域具有沿着第一方向的100晶体方向；以及第二半导体材料的第二鳍式有源区域，设置在第二区域内，并且定向为第一方向，其中，第二鳍式有源区域具有沿着第一方向的110晶体方向。本发明还提供了半导体结构的制造方法。
- 碳化硅外延基板及其制造方法-202210257615.7
- 三浦刚;市川穂高;木村直矢;奥田裕之;广冈泰典 - 日立金属株式会社
- 2022-03-16 - 2022-09-30 - H01L29/04
- 本发明提供能够使高品质的碳化硅单晶快速生长的碳化硅单晶的制造方法。碳化硅外延基板(10)包括具有第一面的碳化硅基板(20)和位于第一面的碳化硅外延层(30)，第一面(20a)为(000－1)C面，在碳化硅外延层的上表面(30a)，线状表面缺陷密度小于1.0cm
- 薄膜晶体管及其制备方法、显示面板-202210898927.6
- 卓恩宗;杨凤云;袁海江 - 惠科股份有限公司
- 2022-07-28 - 2022-09-30 - H01L29/04
- 本申请提供一种薄膜晶体管及其制备方法、显示面板，包括：提供基板，在所述基板表面形成绝缘层，所述基板和所述绝缘层构成半导体结构；及以预设条件在所述半导体结构的表面形成沟道层，所述沟道层的材质包括微晶硅，所述预设条件包括预设温度区间。本申请的技术方案能够在保证沟道层有较佳的电子迁移率的同时其制备过程不对基板造成损伤。
- 半导体存储器装置及制造其的方法-202210020435.7
- 柳民泰;严祥训;李基硕;李玟洙;李元锡;赵珉熙 - 三星电子株式会社
- 2022-01-10 - 2022-07-19 - H01L29/04
- 提供了一种通过改善界面特性同时减少泄漏电流而性能提高的半导体存储器装置以及制造其的方法。半导体存储器装置包括：导线，其位于衬底上；第一层间绝缘层，其暴露出导线并且在衬底上限定沟道槽；沟道层，其沿着沟道槽的底部和侧表面延伸；第一栅电极和第二栅电极，它们在沟道槽中彼此间隔开；第一栅极绝缘层，其位于沟道层与第一栅电极之间；以及第二栅极绝缘层，其位于沟道层与第二栅电极之间。沟道层包括顺序地堆叠在导线上的第一氧化物半导体层和第二氧化物半导体层。第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。
- 半导体结构-202011620433.9
- 陈彦兴;许祐铭;杨宗穆;王俞仁 - 联华电子股份有限公司
- 2020-12-31 - 2022-07-01 - H01L29/04
- 本发明公开一种半导体结构，包括一基底，其包括一元件区、一周边区围绕着该元件区，以及一过渡区位于该周边区及该元件区之间。一外延层位于该元件区、该周边区及该过渡区上，其中该外延层位于该过渡区上的一第一部分包括多晶结构。
- 半导体器件、用于制造半导体器件的方法及温度传感系统-202011471839.5
- 陈伟钿;孙倩;李浩南 - 创能动力科技有限公司
- 2020-12-14 - 2022-06-14 - H01L29/04
- 一种半导体器件包括：器件单元，该器件单元包括配置成接收栅极控制信号的栅极组件；以及与器件单元相邻的温度传感组件。温度传感组件和栅极组件中的每个组件均包括多晶硅。
- 半导体元件和半导体元件的制造方法-202080074286.1
- 村川贤太郎 - 京瓷株式会社
- 2020-10-29 - 2022-06-07 - H01L29/04
- 一种具有氮化镓的半导体元件，具备具有第1面的半导体层，所述第1面包括第1区域和作为由所述第1区域突出的带状的凸部或由所述第1区域凹陷的带状的凹部的第2区域，所述第1面之中，所述第1区域或所述第2区域的表面的至少一方，具有包含着与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面。
- 层叠结构体和半导体装置-202080069177.0
- 大岛孝仁;鸟山达矢 - 株式会社FLOSFIA
- 2020-09-29 - 2022-05-27 - H01L29/04
- 提供一种层叠结构体，其对半导体装置有用，具有面积大、膜厚分布良好且膜厚为30μm以下的结晶膜，并且散热性优异。所述层叠结构体通过在支撑体上直接或隔着其他层层叠结晶膜而成，所述结晶膜包含结晶性金属氧化物作为主成分，所述支撑体在室温下具有100W/m·K以上的导热率，所述结晶膜具有刚玉结构，而且，所述结晶膜的膜厚为1μm～30μm，所述结晶膜的面积为15cm
- 基于锑碲化合物的低损耗异相同质结半导体材料及其制备和应用-202210149473.2
- 张伟;王晓哲;张航铭;王旭东;王疆靖 - 西安交通大学
- 2022-02-18 - 2022-05-27 - H01L29/04
- 本发明公开了基于锑碲化合物的低损耗异相同质结半导体材料及其制备和应用，通过采用高能粒子束辐照稳定态六角相Sb
- 一种复合碳化硅衬底及其制备方法-202210098073.3
- 王振中 - 无锡华鑫检测技术有限公司
- 2022-01-27 - 2022-05-06 - H01L29/04
- 本发明提出了一种复合碳化硅衬底，包括碳化硅单晶层、碳化硅多晶层以及位于碳化硅单晶层与碳化硅多晶层之间碳化硅陶瓷层；所述碳化硅单晶层晶体为六方相4H型，所述碳化硅多晶层晶体颗粒为立方相3C型；所述碳化硅陶瓷层晶体颗粒为六方相4H型和立方相3C型的混合；所述碳化硅陶瓷层靠近碳化硅单晶层的一侧，其六方相4H型晶体颗粒的平均尺寸大于陶瓷层中其他位置的4H型晶体颗粒；所述碳化硅陶瓷层靠近碳化硅多晶层的一侧，其立方相3C型晶体颗粒平均尺寸大于陶瓷层中其他位置的3C型晶体颗粒。解决了碳化硅单晶和多晶复合衬底存在的界面空隙和缺陷问题，能有效保持衬底性能稳定及与后续垂直器件工艺的兼容性，为高性能低成本碳化硅基器件制备奠定基础。
- 含超级结的增强型SiC异质结晶体管外延结构及其制备方法-202111638261.2
- 左万胜;袁松;胡新星;仇成功;刘敏;胡涵;赵海明;钮应喜 - 芜湖启迪半导体有限公司
- 2021-12-29 - 2022-04-12 - H01L29/04
- 本发明公开了一种含超级结的增强型SiC异质结晶体管外延结构及其制备方法，所述含超级结的增强型SiC异质结晶体管外延结构由下至上依次包括：SiC衬底层、N型高掺杂4H‑SiC缓冲层、含超级结结构的N型漂移层、4H‑SiC沟道层、3C‑SiC势垒层、P型3C‑SiC层；通过在含有超级结及4H‑SiC/3C‑SiC异质结结构的耗尽型外延结构的基础上生长P型3C‑SiC形成含超级结的增强型器件，提高器件可靠性。
- 一种增强型SiC异质结晶体管外延结构及其制备方法-202111638262.7
- 左万胜;袁松;胡新星;仇成功;刘敏;胡涵;赵海明;钮应喜 - 芜湖启迪半导体有限公司
- 2021-12-29 - 2022-04-12 - H01L29/04
- 本发明公开了一种增强型SiC异质结晶体管外延结构及其制备方法，所述增强型SiC异质结晶体管外延结构由下至上依次包括：SiC衬底层、N型高掺杂4H‑SiC缓冲层、N型低掺杂4H‑SiC缓冲层、掺V高阻4H‑SiC缓冲层、掺V高阻4H‑SiC漂移层、4H‑SiC沟道层、3C‑SiC势垒层、P型3C‑SiC层；通过在4H‑SiC/3C‑SiC异质结耗尽型基础上生长P型3C‑SiC形成增强型器件，提高器件可靠性。
- 半导体器件及温度传感系统-202023003443.6
- 陈伟钿;孙倩;李浩南 - 创能动力科技有限公司
- 2020-12-14 - 2022-01-21 - H01L29/04
- 一种半导体器件包括：器件单元，该器件单元包括配置成接收栅极控制信号的栅极组件；以及与器件单元相邻的温度传感组件。温度传感组件和栅极组件中的每个组件均包括多晶硅。
- 金属氧化物以及包含金属氧化物的晶体管-202080041170.8
- 金川朋贤;高桥正弘 - 株式会社半导体能源研究所
- 2020-06-01 - 2022-01-07 - H01L29/04
- 提供一种新颖金属氧化物。该金属氧化物具有结晶，结晶具有层叠有第一层、第二层和第三层的结构，第一层、第二层以及第三层都大致平行于金属氧化物的被形成面，第一层包含第一金属及氧，第二层包含第二金属及氧，第三层包含第三金属及氧，第一层具有八面体形结构，第二层具有三角双锥形结构或四面体形结构，第三层具有三角双锥形结构或四面体形结构，所述第一层所具有的八面体形结构在中心具有第一金属的原子，第二层所具有的三角双锥形结构或四面体形结构在中心具有第二金属的原子，第三层所具有的三角双锥形结构或四面体形结构在中心具有第三金属的原子，第一金属的化合价与第二金属的化合价相同，第一金属的化合价与第三金属的化合价不同。
- 半导体装置及其制造方法-201710659683.5
- 本间庄一;福田昌利 - 东芝存储器株式会社
- 2017-08-04 - 2021-12-21 - H01L29/04
- 本发明的实施方式提供一种能够抑制封装的裂痕、半导体芯片的破裂、外观不良的半导体装置及其制造方法。本实施方式的半导体装置具备配线衬底、第1半导体芯片、第2半导体芯片及树脂。第1半导体芯片具有第1面、位于该第1面的相反侧的第2面及位于第1面的外缘与第2面的外缘之间的第1侧面，且设置于配线衬底上方。第1侧面成为解理面。第2半导体芯片具有第3面、位于该第3面的相反侧的第4面、位于第3面的外缘与第4面的外缘之间的第2侧面及贯通第3面与第4面之间的至少半导体衬底的贯通电极。第2侧面成为解理面及改质面。第2半导体芯片设置于配线衬底与第1半导体芯片之间。树脂设置于第1及第2半导体芯片的周围。
- 半导体器件-201580081054.8
- 鲍新宇;叶祉渊;吉恩-巴蒂斯特·品;埃罗尔·桑切斯;弗兰克·巴萨尼;蒂埃里·巴罗;雅恩·博古米罗维兹;吉恩-米歇尔·哈特曼 - 应用材料公司;法国国家科研中心;法国原子能源与替代能源委员会
- 2015-07-03 - 2021-11-19 - H01L29/04
- 本发明公开一种半导体器件，该半导体装置具有：半导体基板，该半导体基板具有含1,0,0平面和1,1,0平面的晶体结构和在1,1,0平面的方向上与该1,0,0平面形成约0.3度至约0.7度的角度的表面；和形成在该半导体基板上的化合物半导体层。该化合物半导体层无反相畴界且具有介于约200纳米至约1000纳米之间的厚度。
- 一种硅晶圆结构-202120231379.2
- 徐建卫;汪鹏;李蜀文 - 赫芯（浙江）微电子科技有限公司
- 2021-01-26 - 2021-11-02 - H01L29/04
- 本申请公开了一种硅晶圆结构，该硅晶圆结构包括：切割面以及111腐蚀面，所述切割面和所述111腐蚀面的夹角为45°。本申请形成一切割面，然后在腐蚀形成111腐蚀面，克服了现有技术中111面和100面夹角是54.74°而非45°的问题，实现了切割面和111腐蚀面的夹角为45°的要求，可获得45°反射镜，满足市场使用需求。
- 碳化硅衬底、半导体装置及它们的制造方法-201810200232.X
- 石桥惠二 - 住友电气工业株式会社
- 2012-05-30 - 2021-09-24 - H01L29/04
- 本发明涉及碳化硅衬底、半导体装置及它们的制造方法。能够减小导通电阻并提高半导体装置的产率的碳化硅衬底(1)由单晶碳化硅制成，且硫原子在一个主表面(1A)中以60×10
- 氧化镓半导体及其制备方法-201910335562.4
- 陈梓敏;王钢;陈伟驱 - 上海您惦半导体科技有限公司
- 2019-04-24 - 2021-07-02 - H01L29/04
- 本发明提供了一种能够在硅衬底上实现高质量氧化镓半导体薄膜的叠层结构及相应的制备方法。该叠层结构由硅衬底、氮化物插入层、氧化镓半导体层依次叠加而成。所述硅衬底为具有111晶向的硅衬底；所述氮化物插入层为氮化铝、氮化镓、氮化铟中的一种或多种形成的合金，晶体结构为六方纤锌矿结构；所述氧化镓半导体层为具有六方对称性的ε相或α相氧化镓，厚度不超过100μm。通过氮化物插入层，防止硅衬底表面形成非晶氧化硅层，有效改善上层氧化镓的结晶质量，实现高质量的硅衬底氧化镓异质外延。
- 半导体装置和设备-202011400660.0
- 荻野拓海;广田克范;小林广明 - 佳能株式会社
- 2020-12-04 - 2021-06-08 - H01L29/04
- 本公开涉及半导体装置和设备。半导体装置包括第一半导体层、与第一半导体层重叠的第二半导体层以及布置在它们之间的布线结构。第二半导体层设置有p型MIS晶体管。第一半导体层的晶体结构在沿着第一半导体层的主表面的方向上具有第一晶体取向和第二晶体取向。第一半导体层在沿着第一晶体取向的方向上的杨氏模量高于在沿着第二晶体取向的方向上的杨氏模量。由第一晶体取向与p型MIS晶体管的源极和漏极被布置的方向形成的角度大于30度且小于60度，并且由第二晶体取向与该方向形成的角度为0度以上且30度以下。
- 专利分类
