[发明专利]资料存储型闪存优化译码使能装置有效
| 申请号： | 201510406098.5 | 申请日： | 2015-07-10 |
| 公开（公告）号： | CN104979004B | 公开（公告）日： | 2018-12-14 |
| 发明（设计）人： | 苏志强;丁冲;谢瑞杰;陈立刚 | 申请（专利权）人： | 北京兆易创新科技股份有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/26 |
| 代理公司： | 北京品源专利代理有限公司 11332 | 代理人： | 胡彬;邓猛烈 |
| 地址： | 100083 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种资料存储型闪存优化译码使能装置，包括第一反相器，第二反相器、第三反相器、第一与非门、第二与非门、第三与非门、第四与非门和或非门；第一反相器输入端与比对电路连接，输出端与第一与非门第一输入端连接；第一与非门第二输入端接入控制使能信号；第二与非门、第三与非门及第四与非门输入端接入列地址，第二与非门输出端与第二反相器输入端连接；第三与非门输出端与第三反相器输入端连接；第四与非门输出端与或非门第一输入端连接，或非门第二输入端接入控制使能信号；第一与非门、第二反相器、第三反相器和或非门输出端与数据锁存器输入端连接。本发明通过加入控制使能信号，克服了对错误存储单元进行误操作的风险。 | ||
| 搜索关键词： | 资料 存储 闪存 优化 译码 装置 | ||
【主权项】：
1.一种资料存储型闪存优化译码使能装置，其特征在于，包括，第一反相器，第二反相器、第三反相器、第一与非门、第二与非门、第三与非门、第四与非门和或非门；其中，所述第一反相器输入端与芯片内部地址比对电路电连接，输出端与第一与非门的第一输入端电连接；所述第一与非门的第二输入端接入控制使能信号；所述第二与非门、第三与非门及第四与非门输入端接入列地址，第二与非门输出端与所述第二反相器输入端电连接；第三与非门输出端与所述第三反相器输入端电连接；所述第四与非门输出端与所述或非门的第一输入端为电连接，所述或非门的第二输入端接入控制使能信号；所述第一与非门、第二反相器、第三反相器和或非门的输出端与灵敏放大器控制器的输入端电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司，未经北京兆易创新科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510406098.5/，转载请声明来源钻瓜专利网。
- 上一篇：菲涅尔式太阳能热接收器
- 下一篇：一种利用黑洞效应实现太阳能热利用的储热装置
- 同类专利
- 存储器系统-201510608406.2
- 白川政信;热海刚;辻秀贵;神谷智之;山本英明;黑泽泰彦 - 东芝存储器株式会社
- 2015-09-22 - 2019-11-05 - G11C16/08
- 本发明涉及一种存储器系统。根据一个实施例，所述存储器系统包括非易失性半导体存储器和存储器控制器。所述存储器控制器具有第一信号生成部分、第二信号生成部分以及第一接口部分，所述第一信号生成部分生成与用于所述非易失性半导体存储器的读取操作的读取电压相关的第一信号，所述第二信号生成部分生成指定用于纠正所述读取电压的温度的温度系数的第二信号，并且所述第一接口部分输出所述第一信号、所述第二信号以及读取命令。所述非易失性半导体存储器具有字线、包括连接到所述字线的存储器基元的存储器基元阵列以及第二接口部分，所述第二接口部分接收所述第一信号、所述第二信号以及所述读取命令。
- 具有只读存储器特征的非易失性存储器装置及系统及其操作方法-201910322868.6
- T·B·考尔斯;G·B·雷德;J·S·雷赫迈耶;J·S·帕里 - 美光科技公司
- 2019-04-22 - 2019-10-29 - G11C16/08
- 本申请案涉及具有只读存储器特征的非易失性存储器装置及系统及其操作方法，其中非易失性存储器阵列的至少子集经配置以通过不实施擦除或写入命令而表现为只读存储器。在本技术的一个实施例中，提供一种存储器装置，其包括非易失性存储器阵列以及电路，所述电路经配置以存储所述非易失性存储器阵列的一或多个地址，以及将接收命令的地址与所述一或多个地址进行比较，并且至少部分基于所述比较确定不实施所述接收命令。所述电路可进一步经配置以在确定不实施所述接收命令之后返回错误消息。
- 包含电压自举控件的存储器块选择电路系统-201910221139.1
- A·叶 - 美光科技公司
- 2019-03-22 - 2019-10-01 - G11C16/08
- 一些实施例包含设备及操作所述设备的方法。所述设备中的一些包含：第一存储器单元串；第二存储器单元串；第一组导线，其用以存取所述第一存储器单元串及所述第二存储器单元串；第二组导线；一组晶体管，所述一组晶体管中的每一晶体管耦合在所述第一组导线中的相应导线与所述第二组导线中的相应导线之间，所述一组晶体管具有共同的栅极；以及电路，其包含：第一晶体管及第二晶体管，其串联耦合在第一节点与第二节点之间，所述第一晶体管包含耦合到所述第二节点的栅极；及第三晶体管，其耦合在所述第二节点与所述共同的栅极之间。
- 非易失性存储器及其操作方法-201910576900.3
- 刘红涛;黄莹;魏文喆 - 长江存储科技有限责任公司
- 2019-06-28 - 2019-09-27 - G11C16/08
- 本发明涉及一种非易失性存储器及其操作方法，该非易失性存储器包括：存储单元阵列，包括多个存储串组，每个存储串组包括多个存储串；共源端，经由第一串选择管连接到每个存储串的另一端；多条第一串选择管字线，每条第一串选择管字线连接到对应的存储串组的第一串选择管的栅极；以及控制器，配置为：在读取阶段之前的预导通阶段中，导通所述多个存储串中的选中存储串的第一串选择管和非选中存储串的第一串选择管，且对所述共源端施加持续的第一预充电压。根据本发明的非易失性存储器及其操作方法，可以通过增加非选中存储串的沟道电势，降低读干扰。
- 存储器装置-201510163608.0
- 陈士弘 - 旺宏电子股份有限公司
- 2015-04-09 - 2019-09-27 - G11C16/08
- 本发明公开了一种存储器装置，具有多个导电层的多层堆栈结构，其中每一个导电层被分割成彼此分离的字线，且每一条字线定义一区块的存储单元。垂直走向的多个柱状体，每一个柱状体包括多个串联连接的存储单元，位于柱状体与导电层的交叉点上。多条串选择线位于导电层之上，在这些柱状体与串选择线的每一交叉点分别定义出一柱状体的选择栅极。多条位线位于这些串选择线之上。多条接地选择线位于导电层之下，在柱状体与接地选择线的每一交叉点分别定义出一柱状体接地选择栅极。接地选择线被横向分割以使每一区块中接地选择线的数量大于1，但少于此区块中串选择线的数量。
- 半导体存储装置-201810940109.1
- 木村啓太;伊贺正彦;铃木雄一朗 - 东芝存储器株式会社
- 2018-08-17 - 2019-09-24 - G11C16/08
- 实施方式提供一种能够提高可靠性的半导体存储装置。根据实施方式，半导体存储装置包含：存储器串(NS)，包含第1选择晶体管(ST1)、与第1选择晶体管邻接的第1晶体管(MTDD0a)、存储单元晶体管(MT)、以及第2选择晶体管(ST2)；第1及第2选择栅极线(SGD及SGS)；第1字线(DD0)；第2字线(WL)；行解码器(11)；温度传感器；以及控制电路(14)。控制电路在删除动作中，在温度传感器的测定温度(Tmoni)为第1温度(Ts)以上的情况下，选择对第1字线(DD0)施加第1电压(VERA_DDH)的第1模式，在测定温度(Tmoni)小于第1温度(Ts)的情况下，选择对第1字线(DD0)施加第2电压(VERA_DDL)的第2模式。
- 具有混合解码方案的存储器系统及其操作方法-201910202562.7
- 内维·库马尔;哈曼·巴蒂亚;亚伯希伦·伯拉哈卡;熊晨荣;张帆 - 爱思开海力士有限公司
- 2019-03-18 - 2019-09-24 - G11C16/08
- 本发明公开一种执行混合解码方案的存储器控制器、解码器和方法。根据码字的不满足校验(USC)计数是否小于阈值，使用位翻转(BF)解码器或最小和(MS)解码器来执行码字的初始迭代解码。对于该初始迭代，当USC计数小于阈值时使用BF解码器，并且当USC计数大于或等于阈值时使用MS解码器。当最初使用BF解码器执行解码码字时，持续使用BF解码器解码，直到满足第一组条件或码字被成功解码。当使用MS解码器执行码字的解码时，持续使用MS解码器解码，直到满足第二组条件。
- 擦除非易失性存储器件中的数据的方法-201910132706.6
- 南尚完;郭东勋;尹治元 - 三星电子株式会社
- 2019-02-22 - 2019-09-20 - G11C16/08
- 提供了擦除非易失性存储器件中的数据的方法。操作非易失性存储器件的方法包括通过将非零擦除电压施加到NAND串的第一端处的源极/漏极端子来擦除存储器件内的存储单元的NAND串内的数据。与在NAND串内的一对选择晶体管中建立栅极感应漏极泄漏(GIDL)的同时施加该擦除电压。该GIDL可以通过向这对选择晶体管的相应的第一栅极端子和第二栅极端子施加不等的且非零的第一电压和第二电压而发生。该选择晶体管可以是串选择晶体管或接地选择晶体管。
- 一种字线电压产生电路-201910553954.8
- 刘飞;黄策策;王乾乾;霍宗亮 - 中国科学院微电子研究所
- 2019-06-25 - 2019-09-20 - G11C16/08
- 本申请一种字线电压产生电路，所述字线电压产生电路由电荷泵模块和模式选择模块构成，在电荷回收阶段，所述模式选择模块利用所述电荷泵模块中的多个所述第二电荷泵单元中的电容存储电荷，在电荷共享阶段，所述模式选择模块将多个所述第二电荷泵单元中电容中存储的电荷共享给所述第一电容，以在提升充电阶段中字线的初始电压，降低NAND存储器的功耗的基础上，不需要额外增加电容作为电荷回收阶段和电荷共享阶段的电荷存储电容，相较于现有技术中利用额外设置的电容作为电荷存储电容的方案，大大降低了字线电压产生电路的成本。
- 一种存算一体芯片-201920246685.6
- 王绍迪 - 北京知存科技有限公司
- 2019-02-26 - 2019-09-13 - G11C16/08
- 本实用新型提供一种存算一体芯片，该存算一体芯片中，多个多路分配器的输入端与多个DAC的输出端一一对应连接；任一多路分配器的多个输出端与所述闪存单元阵列中多行闪存单元一一对应连接，且每行闪存单元仅对应连接一个多路分配器的一个输出端；每个DAC的输入端通过一多路选择器连接多个输入接口，每个DAC对应的输入接口数量等于其对应的多路分配器所连接的闪存单元的行数。即：通过在DAC和闪存处理阵列之间设置多路分配器，能够根据实际应用需求控制DAC与闪存处理阵列中各行的匹配关系，实现DAC复用，有效减少DAC的数量。
- 存储器系统及其操作方法-201811108887.0
- 李熙烈;权景喆 - 爱思开海力士有限公司
- 2018-09-21 - 2019-08-13 - G11C16/08
- 本发明提供一种存储器系统及操作该存储器系统的方法。该存储器系统可包括：存储器装置，包括存储块，存储块包括多个串；以及存储器控制器，响应于从主机接收的写入请求，控制存储器装置对存储块执行编程操作，其中存储器装置在编程操作期间通过顺序地选择串来对多个串进行编程。
- 非易失性存储器件及其操作方法和存储系统-201811548865.6
- 金泽寿;朴赞益;申岘升;蒋尚焕 - 三星电子株式会社
- 2018-12-18 - 2019-07-23 - G11C16/08
- 一种非易失性存储器件及其操作方法和存储系统。所述非易失性存储器件包括：存储单元阵列，其包括多个非易失性存储单元；页缓冲器电路，其通过多个位线连接到存储单元阵列；计算电路，其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算，信息比特和权重比特包括在用户数据集中，存储单元阵列配置为存储所述用户数据集，计算电路还配置为通过页缓冲器电路接收所述用户数据集；以及数据输入/输出电路，其连接到计算电路，其中，计算电路还配置为响应于计算电路完成对所有信息比特和权重比特的计算，向数据输入/输出电路提供输出数据集，并且其中，所述输出数据集对应于完成计算的结果。
- 一种嵌入式闪存及其电流比较读出电路-201610925994.7
- 顾明;金建明;黄珊 - 上海华力微电子有限公司
- 2016-10-24 - 2019-07-23 - G11C16/08
- 本发明公开了一种嵌入式闪存及其电流比较读出电路，包括：行译码，连接存储器阵列，用于在输入信号控制下选择对应行并输出字线/字线控制信号WL/WLS；存储器阵列，存储器阵列中每行字线/字线控制信号WL/WLS与每列位线相交处对应一存储单元，用于存储信息，存储器阵列中每行字线WL/WLS与冗余位线相交处对应一冗余存储单元，以在于读操作时匹配存储单元电流以及参考电流两端的容性/阻性负载；列译码，用于在读操作时将选中存储单元接至电流比较读出电路；电流比较读出电路，用于将选中存储单元的信息转换为数字信号输出，通过本发明，能够明显提高闪存的读出可靠性。
- 适用于宇航用FPGA的加固配置存储器阵列及配置方法-201610070791.4
- 李智;赵元富;李学武;陈雷;张彦龙;张健 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2016-02-02 - 2019-07-23 - G11C16/08
- 适用于宇航用FPGA的加固配置存储器阵列及配置方法，其中配置存储器阵列采用DICE单元实现配置存储器阵列的单粒子加固，降低了单粒子对配置存储器阵列的影响。配置方法是在配置存储器阵列上电之前，通过列地址译码电路与帧数据寄存器使所有的配置存储器单元处于写0状态，上电时，由于外部工作条件的诱导效应，所有的DICE单元在上电后初始状态全部为0，避免了上电后FPGA互连矩阵由于配置存储器单元初始状态不确定导致的逻辑冲突，从而有效解决了FPGA的上电浪涌电流问题，降低了使用FPGA的系统的设计难度，提高了宇航用FPGA工作的可靠性。
- 存储装置-201811306234.3
- 李汉埈;金承范;朴一汉 - 三星电子株式会社
- 2018-11-05 - 2019-07-16 - G11C16/08
- 提供了一种存储装置，所述存储装置包括：向选定的字线提供读取电压并向多条未选定的字线提供通过电压的电压发生器；以及劣化水平检测电路。所述选定的字线和所述未选定的字线连接到多个存储单元。所述劣化水平检测电路基于接收到所述读取电压的存储单元的数据来检测连接到所述选定的字线的存储单元的劣化水平。连接到所述选定的字线的存储单元和接收到所述读取电压的存储单元包括在所述多个存储单元中。所述电压发生器基于所述劣化水平来改变提供给所述未选定的字线的所述通过电压。
- 存储器件-201811423583.3
- 南尚完;郭东勋;金完东;尹治元 - 三星电子株式会社
- 2018-11-27 - 2019-07-16 - G11C16/08
- 本发明公开了存储器件，所述存储器件包括：存储单元阵列，所述存储单元阵列包括多条字线、在所述多条字线上方的第一串选择线，以及在所述第一串选择线与所述多条字线之间的第二串选择线；以及控制器。在读取连接到所述多条字线中的第一字线的第一存储单元的数据的操作期间，所述控制器向所述第一串选择线供应第一电压并向所述第二串选择线供应第二电压，其中所述第二电压大于所述第一电压。
- 一种减少电压差的存储器字线选择电路及芯片和存储器-201821978818.0
- 张登军;安友伟;余作欢;李建球;杨小龙;刘大海;张亦锋;李迪;陈晓君;逯钊琦 - 合肥博雅半导体有限公司
- 2018-11-28 - 2019-07-16 - G11C16/08
- 本实用新型公开了一种减少电压差的存储器字线选择电路及芯片和存储器，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。本实用新型能够有效降低电路中的MOS管的电压差，保护MOS管，从而提高电路可靠性和耐久性。
- 固态硬盘装置与相关的固态硬盘控制电路-201910196083.9
- 黄识夫;谢易霖;陈政宇 - 合肥沛睿微电子股份有限公司
- 2019-03-15 - 2019-07-05 - G11C16/08
- 本发明提出一种固态硬盘装置，包含：固态硬盘，包含目标块，且该目标块中包含多条字元线与多条位元线；传输接口，设置成接收待写入固态硬盘的数据；以及固态硬盘控制电路，包含：存取电路；以及快闪存储器控制电路，设置成控制该存取电路以第一编程模式，将第一数据写入该目标块的第一字元线所耦接的一个或多个实体页，以及控制该存取电路以第二编程模式，将第二数据写入该目标块的第二字元线所耦接的一或多个实体页，使得该第一数据与该第二数据同时存在于该目标块中。以字元线为单位来设置单独快闪存储器块中的不同部分的数据编程模式，有利于充分运用快闪存储器块的储存能力。
- 非易失性存储器装置及其操作方法以及包括其的存储装置-201811248198.X
- 金承范 - 三星电子株式会社
- 2018-10-25 - 2019-07-02 - G11C16/08
- 提供非易失性存储器装置及其操作方法以及包括其的存储装置。非易失性存储器装置包括：存储器单元阵列和控制电路。存储器单元阵列包括多个存储器块，所述多个存储器块包括分别连接到多条字线的多个存储器单元，所述多条字线垂直堆叠在基板上，所述多个存储器单元中的一些存储器单元由小于一个存储器块的子块单元选择。控制电路基于第一存储器块的多个子块中的每个子块的错误发生频率，将所述多个子块划分为至少一个坏子块和至少一个正常子块，并基于从非易失性存储器装置的外部提供的命令和地址，将不同的编程/擦除周期应用于所述至少一个坏子块和所述至少一个正常子块。所述至少一个坏子块与所述至少一个正常子块彼此相邻。
- 非易失性存储器装置和在其中编程的方法-201811556056.X
- 俞昌渊;高贵汉;朴一汉;朴俊泓;朴周龙;朴俊永;任琫淳 - 三星电子株式会社
- 2018-12-19 - 2019-07-02 - G11C16/08
- 为了在非易失性存储器装置中编程，存储器块设有在竖直方向上布置的多个子块，其中存储器块包括多个单元串，每个单元串包括串联连接并且在竖直方向上布置的多个存储器单元。多个中间开关晶体管在竖直方向上布置在两个相邻子块之间的边界部分中。在编程操作期间基于编程地址选择性地激活所述多个中间开关晶体管中的每一个。选择性地激活所述多个中间开关晶体管中的每一个包括：基于编程地址选择性地导通选择的单元串中的一个或多个中间开关晶体管。
- 存储器及其干扰检测和消除的方法、装置-201610177344.9
- 张勇;肖军 - 上海华虹宏力半导体制造有限公司
- 2016-03-25 - 2019-07-02 - G11C16/08
- 一种存储器及其干扰检测和消除的方法、装置。所述存储器包括：存储阵列及与所述存储阵列耦接的位线选通电路；选择器，与所述补偿单元所在位线一一对应，适于在控制信号的控制下，将所述位线选通电路的I/O端口与所述补偿单元或所述存储单元所在的位线连通，以控制所述存储器处于工作状态或干扰检测状态。应用所述存储器，可以检测存储器是否存在干扰。
- 解码方法、存储器存储装置及存储器控制电路单元-201410164195.3
- 林纬;严绍维;林玉祥;赖国欣 - 群联电子股份有限公司
- 2014-04-22 - 2019-06-14 - G11C16/08
- 本发明提供一种解码方法、存储器存储装置及存储器控制电路单元，其中此解码方法包括：根据至少一硬决策电压读取多个存储单元，以取得至少一硬比特；对所述硬比特执行奇偶校验程序，以取得多个校验子；根据所述校验子判断所述硬比特是否具有至少一错误；若所述硬比特具有所述错误，根据所述硬比特的通道信息与对应于所述硬比特的校验权重信息来更新所述硬比特。
- 一种存储器擦除方法及装置-201711249945.7
- 苏如伟;马向超;付永庆 - 北京兆易创新科技股份有限公司
- 2017-12-01 - 2019-06-11 - G11C16/08
- 本发明实施例公开了一种存储器擦除方法及装置。其中，存储器擦除方法包括：对擦除区域内排布的存储单元进行擦除操作；对所述存储单元进行第一过擦除验证操作中的读验证操作，以获取阈值电压小于零的存储单元；在对所述存储单元进行第一过擦除验证操作中的编程操作时，依次选中所述阈值电压小于零的存储单元，对选中阈值电压小于零的存储单元所连接的字线施加第一电压，对未选中的字线施加零电压，以提高选中存储单元的阈值电压，其中，所述第一电压为正电压。本发明实施例提供的技术方案，可解决现有的存储器过擦除后，编程效率不高的问题。
- 字线电压转换驱动电路-201510330740.6
- 赵以诚;周刚 - 中国电子科技集团公司第四十七研究所
- 2015-06-12 - 2019-05-31 - G11C16/08
- 本发明提供了一种字线电压转换驱动电路，包括对输入信号进行采样的主从触发器；根据所述主从触发器输出的反相信号对输入的电压进行电压转换的电平升压转换电路；将所述电平升压转换电路输出信号中的一个与控制信号进行逻辑运算的逻辑门电路；和电压逻辑传输选择驱动电路，配置为根据其内部端口输入的信号及所述逻辑门电路和所述电平升压转换电路输出的信号，得到驱动字线的电平信号。该电路在选择FLASH存储单元多条字线中的其中一条进行驱动时，可以快速准确地提供该字线所需要的三种电平，有效地克服字线串扰特性，保证系统的可靠性，最大限度地满足多种基于FLASH的FPGA系统中的电压转换驱动模块，具有结构简单、使用方便等优点。
- 改善DRAM中灵敏放大器读稳定性的读辅助电路、方法以及灵敏放大器-201811632564.1
- 熊保玉;段会福;张颖 - 西安紫光国芯半导体有限公司
- 2018-12-29 - 2019-05-28 - G11C16/08
- 为了改善灵敏放大器读稳定性，本发明提供了一种改善灵敏放大器读稳定性的读辅助电路方法以及灵敏放大器。其中，读辅助电路包括NMOS管N6，NMOS管N6的源端接负电压VNWL，门端接控制信号NSET2，漏端用于接灵敏放大器中低电压下拉管N2的漏端。本发明在CSL pulse期间，首先将所述NOMS管N2管关掉，将所述NMOS管N6打开，使得NCS和BL_N被充至负电压VNWL；然后将灵敏放大器中与SAP1T连接的NMOS管N4打开，将灵敏放大器中与SAP2T连接的NMOS管N5关掉，使PCS和BL被充至VOD，使得BL和BL_N之间的电压差进一步增大，提高了灵敏放大器抵御耦合效应的能力。
- 非易失性存储器设备及其操作方法-201811318597.9
- 李在润;朴一汉;朴准镛;金炳秀 - 三星电子株式会社
- 2018-11-07 - 2019-05-21 - G11C16/08
- 提供了一种非易失性存储器设备及其操作方法。用于对多个存储器块中的第一存储器块进行编程的操作方法包括：通过顺序执行第一至第N(N是自然数)编程循环对连接到第一存储器块的第一字线进行编程；在编程完成之后，将通过调节第一电荷泵的第一泵电压所生成的电压施加到第一字线作为虚拟验证电压；基于第一泵电压和第一参考电压生成第一检测计数；并且，基于将第一检测计数与第一参考计数进行比较的结果，输出用于将第一存储器块设置为坏块的坏块设置信号。
- 用于三维垂直快闪存储器的编码方案-201510587707.1
- 兹沃尼米尔·班迪奇;金容俊;罗伯特·马泰埃斯库;宋承桓 - 西部数据技术公司
- 2015-09-15 - 2019-05-17 - G11C16/08
- 本发明涉及用于三维垂直快闪存储器的编码方案。公开了用于为非易失存储器存储系统编码数据的技术。在一个特定的实施例中，该技术可以被实现为一种方法，包括将第一数据写入存储器，从存储器读取第一数据，分析第一读取数据，从而使该分析包括确定所读取的数据是否包括错误，基于该第一数据的分析编码第二数据，从而当确定所读取的数据包括错误时，该第二数据被编码，以被写入相邻于该错误的位置，并且在该位置处将被编码的第二数据写入该存储器。
- 具有三维存储单元阵列的非易失存储器件的地址调度方法-201711084156.2
- 尹治元;南尚完;尹廷允;蔡东赫 - 三星电子株式会社
- 2017-11-07 - 2019-05-14 - G11C16/08
- 至少一个地址调度方法包括：选择第一位线；选择连接到第一位线的第一串；从底部字线到顶部字线顺序执行第一串中的每个多电平单元的N个页面的地址调度；在完成第一串中的所有字线上的地址调度之后，以与对第一串执行的相同的方式顺序地在第二到第k个串上执行地址调度，其中“k”是2或大于2的自然数。
- 一种引信电路地址移位数据乱序加密方法-201510585541.X
- 赵忠惠;汪健;张瑾;王英武;刘成玉;陈亚宁;王镇;张磊 - 中国兵器工业集团第二一四研究所苏州研发中心
- 2015-09-15 - 2019-05-14 - G11C16/08
- 本发明公开了一种引信电路地址移位数据乱序加密方法，在装定指令中增加一条地址偏移数据乱序的装定指令，同时引信电路内部设置16位配置寄存器，将地址移位偏移量和数据乱序设置写入配置寄存器中；在装定ID、定时时间和功能的有效数据时，写入数据根据数据乱序设置打乱顺序存储在装定指令地址码+地址偏移量的地址中；引信电路工作时，读取ID、定时时间和功能的有效数据进行工作判断时，根据配置寄存器中设置的地址移位偏移量和数据乱序设置，从偏移后的地址中读取乱序数据并进行解码，得到正确数据后开始工作。本发明方法通过地址偏移数据乱序加密方法对引信电路进行加密，提高了引信电路的安全性，不增加电路规模。
- 虚拟接地闪存电路-201510590602.1
- 杨光军 - 上海华虹宏力半导体制造有限公司
- 2015-09-16 - 2019-04-30 - G11C16/08
- 一种虚拟接地闪存电路，包括：第一存储单元和第二存储单元；第一位线译码电路，第一端耦接所述第一存储单元的漏极和所述第二存储单元的源极；第二位线译码电路，第一端耦接所述第二存储单元的漏极；灵敏放大器，耦接所述第一位线译码电路的第二端，适于对流经所述第一位线译码电路的读电流进行放大；跟随器，输入端耦接所述第一位线译码电路的第二端；电流源；第一NMOS晶体管，所述第一NMOS晶体管的漏极耦接所述跟随器的输出端，所述第一NMOS晶体管源极耦接所述电流源；第一电压跟随电路，所述第一电压跟随电路的输入端耦接所述电流源，输出端与所述第二位线译码电路的第二端电学连接。所述虚拟接地闪存电路提高了读操作输出的准确性。
- 专利分类
