专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果40个,建议您升级VIP下载更多相关专利
  • [发明专利]非易失性存储器件-CN201811274793.0有效
  • 金灿镐;任琫淳;郭判硕;全哄秀 - 三星电子株式会社
  • 2018-10-30 - 2023-08-01 - G11C16/04
  • 一种三维(3D)非易失性存储器包括堆叠结构,该堆叠结构包括多个导电层,所述多个导电层与多个层间绝缘层交替并通过多个层间绝缘层彼此间隔开。堆叠结构包括第一单元区域、与第一单元区域间隔开的第二单元区域、以及在第一单元区域与第二单元区域之间的连接区域。连接区域包括第一台阶部分、第二台阶部分和连接部分,第一台阶部分接触第一单元区域并且具有在接近第二单元区域的方向上下降的阶梯形状,第二台阶部分接触第二单元区域并且具有在接近第一单元区域的方向上下降的阶梯形状,连接部分连接第一单元区域和第二单元区域。
  • 非易失性存储器
  • [发明专利]非易失性存储装置-CN201710122841.3有效
  • 黄喆珍;任琫淳;朴起台 - 三星电子株式会社
  • 2017-03-03 - 2023-07-11 - H10B43/35
  • 提供了一种非易失性存储装置,所述非易失性存储装置包括基板、在基板上的存储单元阵列、多个结合焊盘和焊盘电路。存储单元阵列包括沿竖直方向堆叠在基板上的多个栅极导电层以及贯穿在基板的上部上的所述多个栅极导电层的多个沟道。所述多个结合焊盘在存储单元阵列的上部的至少一部分上。所述多个结合焊盘被构造成使非易失性存储装置电连接到外部装置。焊盘电路在基板和存储单元阵列之间。焊盘电路电连接到所述多个结合焊盘中的至少一个。
  • 非易失性存储装置
  • [发明专利]非易失性存储器件和操作非易失性存储器件的方法-CN202210905884.X在审
  • 全哄秀;任琫淳;南尚完 - 三星电子株式会社
  • 2022-07-29 - 2023-05-23 - G11C16/08
  • 提供了一种非易失性存储器件和操作非易失性存储器件的方法。所述非易失性存储器件包括第一半导体层和第二半导体层。所述第一半导体层包括字线、至少一条串选择线、至少一条接地选择线、和包括至少一个存储块的存储单元阵列。所述第二半导体层包括第一地址译码器和第二地址译码器。所述第一地址译码器设置在与单元区域的第一侧相邻的第一延伸区域下面,并且包括驱动所述字线、所述至少一条串选择线和所述至少一条接地选择线的多个第一通道晶体管。所述第二地址译码器设置在与所述单元区域的第二侧相邻的第二延伸区域下面,并且包括驱动所述至少一条串选择线和所述至少一条接地选择线的多个第二通道晶体管。
  • 非易失性存储器操作方法
  • [发明专利]存储器件-CN202211267863.6在审
  • 金炳秀;南尚完;徐民宰;任琫淳 - 三星电子株式会社
  • 2022-10-17 - 2023-04-25 - H10B10/00
  • 一种存储器件,包括被分隔区域分隔开的第一单元阵列区域和第二单元阵列区域,该第一单元阵列区域和该第二单元阵列区域中的每一者包括至少一个存储块,该存储块具有在第一方向上堆叠的多个栅电极层。该栅电极层包括上选择电极层和第一电极层,该上选择电极层包括多条串选择线,该第一电极层包括布置在该多条串选择线下方的多条第一字线。该第一字线包括第一连接线和多条第二连接线,该第一连接线将该第一字线的远离该分隔区域的第一端部彼此连接,该第二连接线将该多条第一字线的与该分隔区域相邻的一些第二端部彼此连接,其中,每一条第二连接线比该第一连接线短。
  • 存储器件
  • [发明专利]非易失性存储器件-CN202210971323.X在审
  • 朴相元;任琫淳;金炳秀 - 三星电子株式会社
  • 2022-08-12 - 2023-04-21 - G11C16/14
  • 一种非易失性存储器件,包括:在竖直方向上堆叠在衬底上方的多条字线;擦除控制线,在第一方向上彼此间隔开并沿第二方向延伸;通道晶体管电路,包括与第一组擦除控制线连接的第一通道晶体管、以及与第二组擦除控制线连接的第二通道晶体管;以及存储单元阵列,包括多个块。第一组擦除控制线相对靠近字线切割区,而第二组擦除控制线相对远离字线切割区。多个块中的每一个包括与字线和擦除控制线连接的多个沟道结构,并且每个沟道结构沿竖直方向延伸。
  • 非易失性存储器
  • [发明专利]半导体装置和具有半导体装置的电子系统-CN202210911799.4在审
  • 金秀贞;任琫淳;全哄秀 - 三星电子株式会社
  • 2022-07-29 - 2023-04-14 - H10B41/50
  • 提供了半导体装置和具有半导体装置的电子系统。所述半导体装置可以包括:堆叠体,在基底上沿第一方向延伸;分隔结构,在第一方向上延伸并且分别设置在堆叠体之间;垂直沟道,穿透每个堆叠体;位线,在与第一方向交叉的第二方向上延伸,每个垂直沟道与一对位线叠置;以及接触插塞,将位线连接到垂直沟道。每个堆叠体可以包括:多个电极,堆叠在基底上;以及至少两个上分隔图案,将所述多个电极中的上电极在第二方向上划分为多个部分。垂直沟道可以根据在第二方向上距一个分隔结构的距离而被分类为多种类型,并且每条位线可以连接到所有类型的垂直沟道。
  • 半导体装置具有电子系统
  • [发明专利]非易失性存储器设备-CN202210637209.3在审
  • 任琫淳;金炯坤 - 三星电子株式会社
  • 2022-06-07 - 2023-02-07 - H10B43/40
  • 一种非易失性存储器设备,包括存储器单元区和在垂直方向上在存储器单元区下方的外围电路区。存储器单元区包括上基底、在垂直方向上延伸的沟道结构和在第一方向上延伸的第一上金属线。外围电路区包括在第二方向上延伸的第一下金属线和第一下金属线上的第一过孔结构以及第一下金属线上的第二过孔结构,第二过孔的顶表面与上基底接触。存储器单元区还包括穿过上基底和第一过孔结构并将第一上金属线电连接到第一下金属线的第一贯穿孔结构;并且第一上金属线通过第一贯穿孔结构、第一下金属线和第二过孔结构电连接到上基底。
  • 非易失性存储器设备
  • [发明专利]非易失性存储器装置及其编程验证操作的方法-CN201710169293.X有效
  • 任琫淳;尹硕珉;沈相元 - 三星电子株式会社
  • 2017-03-21 - 2022-07-12 - G11C16/34
  • 公开一种非易失性存储器装置及其编程验证操作的方法。所述非易失性存储器装置可包括:单元阵列、第一页缓冲器以及第二页缓冲器。第一页缓冲器可连接到单元阵列的第一存储器单元,并且可存储在编程验证操作期间通过感测第一存储器单元的编程操作是否完成而生成的第一感测数据。第二页缓冲器可连接到单元阵列的第二存储器单元。在编程验证操作期间,第二页缓冲器可基于通过感测第二存储器单元的编程操作是否完成而生成的第二感测数据来生成并存储第一验证数据,可从第一页缓冲器接收第一感测数据,并且可存储通过累积第一感测数据和第一验证数据而生成的第二验证数据。
  • 非易失性存储器装置及其编程验证操作方法
  • [发明专利]存储器件-CN201710343080.4有效
  • 任琫淳;沈相元 - 三星电子株式会社
  • 2017-05-16 - 2022-04-12 - G11C11/406
  • 本公开涉及存储器件。一种存储器件具有行解码器、页缓冲器和外围电路被设置在存储单元阵列之下的垂直结构。行解码器和页缓冲器可以不对称地设置。外围电路设置在其中不设置行解码器和页缓冲器的区域中。行解码器和页缓冲器可以关于面的界面对称地设置。外围电路可以设置在包括面的界面的一部分的区域中。
  • 存储器件
  • [发明专利]存储器设备-CN202110783171.6在审
  • 沈相元;朴相元;任琫淳;崔允熙 - 三星电子株式会社
  • 2021-07-12 - 2022-03-01 - G11C16/30
  • 一种存储器设备,包括:第一存储器区域,包括具有多个第一存储器单元的第一存储器单元阵列以及设置在第一存储器单元阵列下方的第一外围电路;第二存储器区域,包括具有多个第二存储器单元的第二存储器单元阵列以及设置在第二存储器单元阵列下方的第二外围电路;以及包括电力布线的焊盘区域。第一存储器区域和第二存储器区域分别地包括分离地确定是否锁定存储器区域中的每个的第一局部锁定电路和第二局部锁定电路。第一存储器区域和第二存储器区域被包括在单个半导体芯片中以共享焊盘区域,并且第一存储器区域和第二存储器区域单独地操作。因此,在存储器设备中,通过选择性地仅停止需要恢复的存储器区域的操作可以减少不必需要的数据丢失。
  • 存储器设备
  • [发明专利]非易失性存储装置-CN201711282951.2有效
  • 朴俊泓;宋基焕;任琫淳;全秀昶;金真怜;俞昌渊;沈烔教;金成镇 - 三星电子株式会社
  • 2017-12-07 - 2022-02-01 - G11C7/10
  • 提供了非易失性存储装置。所述非易失性存储装置包括:存储单元阵列,具有多个面;多个页缓冲器,布置为与多个面中的每个面对应;以及控制逻辑电路,被配置为向多个页缓冲器中的每个页缓冲器传输位线设定信号。多个页缓冲器中的每个包括被配置为响应于位线设定信号对感测节点和位线进行预充电的预充电电路以及被配置为响应于位线截止信号执行位线截止操作的截止电路。控制逻辑电路被配置为当位线设定信号的电平根据位线截止信号的梯度而改变时来控制转换时间,其中,位线截止信号从第一电平改变为第二电平。
  • 非易失性存储装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top