[发明专利]改善栅极侧墙间隔氮化物厚度均匀度的方法在审
| 申请号： | 201310339221.7 | 申请日： | 2013-08-05 |
| 公开（公告）号： | CN103426741A | 公开（公告）日： | 2013-12-04 |
| 发明（设计）人： | 江润峰;戴树刚 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/283 | 分类号： | H01L21/283 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 竺路玲 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种改善栅极侧墙间隔氮化物厚度均匀度的方法，应用于栅极工艺中的多晶硅刻蚀后形成的半导体结构中，所述半导体结构包括栅氧层和覆盖于所述栅氧层上的多晶硅栅极，所述方法包括：采用原子层气相沉积工艺于所述半导体结构的表面制备所述半导体结构的侧墙间隔氮化物。本发明方法具有氮化硅薄膜厚度控制精确、厚度重复性高的有益效果，同时又具有理想的台阶覆盖率和降低热预算的优点。 | ||
| 搜索关键词： | 改善 栅极 间隔 氮化物 厚度 均匀 方法 | ||
【主权项】：
一种改善栅极侧墙间隔氮化物厚度均匀度的方法，应用于栅极工艺中的多晶硅刻蚀后形成的半导体结构中，所述半导体结构包括栅氧层和覆盖于所述栅氧层上的多晶硅栅极，其特征在于，所述方法包括：采用原子层气相沉积工艺于所述半导体结构的表面制备所述半导体结构的侧墙间隔氮化物。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310339221.7/，转载请声明来源钻瓜专利网。
- 上一篇：圆筒结构热扩散率的光纤光栅测量系统
- 下一篇：光谱连续气测录井装置
- 同类专利
- 半导体器件及其制造方法-201410473102.5
- 牧幸生 - 瑞萨电子株式会社
- 2014-09-17 - 2019-10-25 - H01L21/283
- 本发明提供半导体器件及其制造方法，在该半导体器件中能够抑制在晶体管的栅极电极与源极/漏极区之一之间的短路发生。在半导体器件中，形成于栅极电极之上且含有氮化硅的第一绝缘层具有上表面，该上表面具有形成于在含有氮化物的栅极电极的第二电极层之上的区域内的凹陷部。
- 形成金属硅化物的方法-201510107508.6
- 刘英明 - 中芯国际集成电路制造（上海）有限公司
- 2015-03-11 - 2019-10-25 - H01L21/283
- 本发明提供一种形成金属硅化物的方法，包括：提供半导体衬底，在半导体衬底上形成有金属氧化物半导体(MOS)器件，在金属氧化物半导体(MOS)器件上沉积金属薄膜，在金属薄膜上沉积帽层，进行第一次退火，去除未反应的金属薄膜及帽层，进行第二次退火，其中，沉积金属薄膜的过程依次包括以下两个步骤：使用高功率沉积第一金属薄膜；使用低功率沉积第二金属薄膜。在第一步骤中，使用高功率沉积金属薄膜，铂(Pt)的含量较高，能够提高相稳定性，减少尖峰信号或尖头信号。在第二步骤中，使用低功率沉积金属薄膜，镍(Ni)的含量较高，不仅在去除阶段易于剥离，还可以减少铂镍合金的残余量。
- 用六氟化钨(WF6)回蚀进行钨沉积-201480043646.6
- 吴凯;柳尚澔 - 应用材料公司
- 2014-07-22 - 2019-06-14 - H01L21/283
- 本文所述的实施方式大体涉及用于使用气相沉积工艺在基板上形成钨材料的方法。该方法包括以下步骤：将具有形成于基板中的特征的基板定位在基板处理腔室中；通过将含氢气体及卤化钨化合物的连续流引入至处理腔室以在特征之上沉积第一钨膜来沉积整体钨层的第一膜；通过将此第一膜暴露于卤化钨化合物及经活化的处理气体的连续流使用等离子体处理来蚀刻整体钨层的第一膜，以移除第一膜的部分；及通过将含氢气体及卤化钨化合物的连续流引入至处理腔室以在第一钨膜之上沉积第二钨膜来沉积整体钨层的第二膜。
- 一种薄膜晶体管聚酰亚胺栅极绝缘层的制备方法-201910108205.4
- 王宏志;陈彦平;王刚;何中媛;李耀刚;张青红;侯成义 - 东华大学
- 2019-02-03 - 2019-06-11 - H01L21/283
- 本发明涉及一种薄膜晶体管聚酰亚胺栅极绝缘层的制备方法，包括：(1)将导电基底清洗干净后，高纯氩气吹干，氧气等离子体处理后待用；(2)分别配制聚酰亚胺有机溶液和硅烷偶联剂溶液；(3)将硅烷偶联剂溶液旋涂到等离子处理后的导电基底上，热处理，得到硅烷偶联剂处理后的导电基底；(4)将聚酰亚胺有机溶液旋涂到硅烷偶联剂处理后的导电基底上，真空热处理，即得。本发明解决了制备聚酰亚胺栅极绝缘层薄膜晶体管时绝缘层与栅极难以紧密接触的问题，提高了聚酰亚胺绝缘层的平整度，降低了聚酰亚胺栅极绝缘层薄膜晶体管的制备成本。
- 选择性沉积IV族半导体的方法和相关半导体装置结构-201810621663.3
- J·玛格蒂斯;J·托勒 - ASMIP控股有限公司
- 2018-06-15 - 2019-01-29 - H01L21/283
- 公开一种在衬底表面上选择性沉积IV族半导体的方法。所述方法可以包括在反应室内提供衬底和将所述衬底加热到沉积温度。所述方法可以另外包括将所述衬底暴露于至少一种IV族前体和将所述衬底暴露于至少一种IIIA族卤化物掺杂剂前体。还提供了包括通过本公开的方法沉积的IV族半导体的半导体装置结构。
- 形成包含硅化及非硅化电路组件的半导体结构的方法-201410352843.8
- S·梅茨格;D·瑟伯;J·帕兹尔;M·伦斯基 - 格罗方德半导体公司
- 2014-07-23 - 2018-12-14 - H01L21/283
- 本发明涉及形成包含硅化及非硅化电路组件的半导体结构的方法，提供一种方法，包括：提供包括至少一个第一电路组件和至少一个第二电路组件的半导体结构。该第一电路组件包括第一半导体材料，而该第二电路组件包括第二半导体材料。形成具有内在应力的介电层。该介电层包括在该至少一个第一电路组件上方的第一部分和在该至少一个第二电路组件上方的第二部分。进行第一退火制程。在第一退火制程中，内在应力是至少在该第一半导体材料中通过应力记忆产生。在第一退火制程之后，去除该应力介电层的第一部分。形成金属层，且进行第二退火制程。在第二退火制程中，金属与该第一半导体材料发生化学反应，形成硅化物。该介电层的第二部分实质上防止该第二半导体材料和该金属之间的化学反应产生。
- 一种碳化硅PiN器件的欧姆接触方法-201510746482.X
- 史晶晶;李诚瞻;吴佳;杨程;刘国友;刘可安 - 株洲南车时代电气股份有限公司
- 2015-11-05 - 2018-12-14 - H01L21/283
- 本发明属于PiN器件领域，尤其涉及一种碳化硅PiN器件的欧姆接触方法，该方法包括以下步骤：a)准备碳化硅PiN基体；b)在碳化硅PiN基体的P型SiC外延层表面沉积非晶硅层；c)分别在沉积有非晶硅层的碳化硅PiN基体的SiC衬底表面和非晶硅层表面沉积金属层；d)对沉积有金属层的碳化硅PiN基体进行退火处理，得到形成欧姆接触的碳化硅PiN器件；所述退火处理依次包括第一升温阶段、第一保温阶段、第二升温阶段和第二保温阶段；第一保温阶段和第二保温阶段的温度分别为450～550℃和970～1020℃。本发明提供的方法通过一次退火工艺即可在沉积有金属层的碳化硅PiN基体上形成P型欧姆接触和N型欧姆接触。
- 用于制造半导体器件的方法和半导体器件-201510774099.5
- M.珀尔兹尔 - 英飞凌科技奥地利有限公司
- 2015-11-13 - 2018-12-07 - H01L21/283
- 本发明涉及用于制造半导体器件的方法和半导体器件。一种制造半导体器件的方法包括：提供具有主表面（101）的半导体基底（199）和在相邻半导体台面（191、192）之间的沟槽（190）内的栅电极（150）。栅电极（150）通过各自的电介质层与相邻半导体台面（191、192）绝缘。在相邻半导体台面（191、192）中的每个上形成各自的立柱（201、202），从而在沟槽（190）之上在立柱（201、202）之间留下开口（400）。沿各自的立柱侧壁在开口（400）中形成电介质接触间隔物（211、212）以收窄栅电极（150）之上的开口（400）。形成与栅电极（150）具有界面（610）的导体（330）。界面（610）沿栅电极（150）的延伸而延伸，并且导体（330）具有比栅电极（150）的电导率更大的电导率。
- 半导体结构的形成方法-201510005567.2
- 邓武锋 - 中芯国际集成电路制造(上海)有限公司
- 2015-01-06 - 2018-11-16 - H01L21/283
- 一种半导体结构的形成方法，包括：提供基底以及位于基底上的介质层，在介质层内形成有沟槽；形成填充满沟槽且覆盖于介质层表面的铝层，铝层顶部高于介质层表面，且位于沟槽上方以及介质层表面的铝层的晶粒尺寸大于沟槽内的铝层的晶粒尺寸；在沟槽上方的铝层表面形成强化层，且强化层的材料硬度大于沟槽上方的铝层的材料强度；对强化层以及高于介质层表面的铝层进行第一研磨，去除强化层以及高于介质层表面的部分厚度的铝层。本发明通过在沟槽上方的铝层表面形成强化层的方法，防止位于沟槽上方的铝层的铝晶粒被拉出，从而改善研磨之后铝层表面粗糙度。
- 利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法-201810307019.9
- 闫大为;于国浩;赵琳娜;顾晓峰 - 江南大学
- 2018-04-08 - 2018-08-21 - H01L21/283
- 本发明属于半导体技术领域，尤其涉及利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法。P型掺杂的GaN基LED外延片包括由下至上依次设置的图形化蓝宝石衬底、AlN缓冲层、GaN成核层、u型GaN层、N型GaN层、InGaN/GaN多量子阱MQW有源层、低温P型GaN层、高温P型GaN层。其中低温P型GaN层和高温P型GaN层的掺杂均采用F+离子注入方法实现，采用的受主掺杂剂为F+离子，F+离子的入射能量为10keV，入射角度为7°，注入剂量为2×1013cm‑2，本发明与现行的Si工艺兼容，注入F+离子的浓度和深度分布精确可控，且制备过程简单，成本低廉。
- 一种半导体器件及其制作方法和电子装置-201410325958.8
- 徐建华 - 中芯国际集成电路制造（上海）有限公司
- 2014-07-09 - 2018-07-20 - H01L21/283
- 本发明提供一种半导体器件及其制作方法和电子装置，所述方法包括：提供半导体衬底；在所述半导体衬底上沉积形成粘附层；采用含硅化合物浸润所述粘附层；重复上述沉积和浸润步骤；在所述粘附层上沉积形成金属栅电极层。根据本发明的制作方法，改善了粘附层和金属栅电极层之间的界面特性，避免了金属栅电极层剥离问题的产生，提高了器件的性能和良率。另外，采用本发明的方法没有额外增加膜层既可提高粘附层的阻挡能力，且不会带来任何集成上的问题，例如空隙填充窗口等问题。本发明半导体器件，采用前述方法制造，因此具有优异的良率和性能。
- 扇出型封装结构及其制备方法-201711282022.1
- 陈彦亨;林正忠;吴政达;林章申 - 中芯长电半导体（江阴）有限公司
- 2017-12-07 - 2018-05-04 - H01L21/283
- 本发明提供一种扇出型封装结构及其制备方法，所述扇出型封装结构包括重新布线层；半导体芯片，倒装装设于重新布线层的第一表面，且与重新布线层电连接；塑封材料层，位于重新布线层的第一表面，且将半导体芯片封裹塑封；天线组件，位于塑封材料层远离重新布线层的表面；电连接结构，位于塑封材料层内，且一端与所述重新布线层电连接，另一端于天线组件电连接；高频聚波弧镜，位于塑封材料层远离所述重新布线层的表面，且将天线组件封裹塑封，用于增加天线组件的天线增益；焊料凸块，位于重新布线层的第二表面，且与重新布线层电连接。本发明通过在天线组件的上方设置高频聚波弧镜，可以显著增加天线组件的天线增益。
- 半导体器件的形成方法-201410308810.3
- 赵杰 - 中芯国际集成电路制造(上海)有限公司
- 2014-06-30 - 2018-03-30 - H01L21/283
- 一种半导体器件的形成方法，包括提供衬底，所述衬底表面形成有伪栅结构；对所述伪栅结构两侧的衬底进行掺杂形成掺杂区；在所述衬底表面以及伪栅结构表面形成层间介质层；对所述层间介质层以及掺杂区进行第一步退火处理，提高层间介质层的致密度，且第一次激活掺杂区的掺杂离子；去除所述伪栅结构直至暴露出衬底表面，在所述层间介质层内形成凹槽；在所述凹槽底部的衬底表面形成栅介质层；对所述栅介质层以及掺杂区进行第二步退火处理，第二次激活掺杂区的掺杂离子。本发明在不增加热预算的情况下，提高层间介质层和栅介质层的性能，且防止掺杂区的掺杂离子过度扩散，优化半导体器件的电学性能和可靠性。
- 一种半导体器件的制造方法-201410196176.9
- 王桂磊;李俊峰;刘金彪;赵超 - 中国科学院微电子研究所
- 2014-05-09 - 2018-03-06 - H01L21/283
- 本发明提供了一种半导体器件的制造方法，包括步骤在衬底上形成栅沟槽；在栅沟槽中形成栅介质层以及其上的金属栅极层；在金属栅极层表面上形成第一钨层，并进行N离子注入，以形成氮化钨的阻挡层；采用ALD工艺进行钨填充。该阻挡层避免了前驱物中的离子在界面的富集以及穿透到金属栅极和栅介质层中，同时，提高了钨的粘附性，增大了钨在平坦化时的工艺窗口，提高器件的可靠性并进一步降低了栅极电阻。
- 半导体器件制造方法-201410353945.1
- 项金娟;赵超 - 中国科学院微电子研究所
- 2014-07-23 - 2018-02-13 - H01L21/283
- 本发明公开了种半导体器件制造方法，包括在下层结构上形成介质层；在介质层中形成暴露下层结构一部分的沟槽和/或孔；在沟槽和/或孔中生长界面层；在所述界面层上沉积绝缘介质层；在所述绝缘介质层上沉积栅电极层；在所述栅电极层上沉积吸氧层。在所述吸氧层上形成金属材质的上层结构。依照本发明的半导体器件制造方法，采用铝基还原剂与金属前驱物反应形成吸氧层，避免了悬挂效应造成的孔洞形成，提高了金属填充率，同时避免下层结构受损，提高了器件可靠性。
- 改善IGBT背面金属化的工艺方法-201510050448.9
- 迟延庆 - 上海华虹宏力半导体制造有限公司
- 2015-01-30 - 2018-02-06 - H01L21/283
- 本发明公开了一种改善IGBT背面金属化的工艺方法，包括方法A或方法B；(一)方法A，包括步骤1)进行背面注入、激光退火和金属Al淀积；2)激光退火；3)进行TiNiAg淀积；(二)方法B，包括步骤(I)进行背面注入；(II)淀积一层三族难熔金属；(III)激光退火；(IV)进行NiAg淀积。本发明能较好地改善金属和半导体之间的欧姆接触，并能避免NiAg被氧化以及避免正面有机钝化层挥发失效等。
- 一种功率器件的背面buffer层制作方法-201410169697.5
- 吴迪;刘钺杨;何延强;包海龙;张宇 - 国家电网公司;国网上海市电力公司;国网智能电网研究院
- 2014-04-25 - 2017-12-05 - H01L21/283
- 本发明涉及一种功率器件制作方法，具体涉及一种功率器件的背面buffer层制作方法。在3300V以上单晶硅片背面外延一层掺磷浓度高的外延N+层，然后进行背封，防止磷溢出及对相邻片正面造成自掺杂。进行芯片正面工艺，背面的外延N+层会在正面热过程作用下向单晶硅片N‑层进行扩散形成buffer层，在外延N+层浓度确定后，buffer层厚度决定于正面热过程，如厚度不足可在芯片正面工艺前增加一步热过程。本发明通过外延N+层，在实现buffer层的同时保留现有功率器件背面成熟工艺，避免金属粘附性问题；从结构上保证buffer层的完整及背面良好的欧姆接触。
- 栅极绝缘膜层制作方法-201710271104.X
- 邢升阳 - 武汉华星光电技术有限公司
- 2017-04-24 - 2017-12-01 - H01L21/283
- 本发明提供一种栅极绝缘膜层制作方法，包括采用化学气相沉积法，在半导体衬底上依次沉积第一膜层和第二膜层，以获得所述第一膜层和所述第二膜层顺次层叠的接触膜层，其中，所述第一膜层由正硅酸乙酯制成，所述第二膜层由氢化硅制成。本发明提供的栅极绝缘膜层制作方法，通过采用不同的原材料来制作第一膜层与第二膜层，即第一膜层由正硅酸乙酯制成，第二膜层由氢化硅制成，由正硅酸乙酯制成的第一膜层缺陷少，能够和半导体衬底形成良好的接触界面，由氢化硅来制取第二膜层，可以降低生产成本，上述方法通过采用不同的制取方式来制取第一膜层与第二膜层，以达到兼顾产品性能与生产成本的目的。
- 一种IGBT短路集电极结构的制备方法-201310086224.4
- 胡爱斌;朱阳军;赵佳;吴振兴;卢烁今 - 中国科学院微电子研究所;上海联星电子有限公司;江苏中科君芯科技有限公司
- 2013-03-18 - 2017-11-21 - H01L21/283
- 本发明公开了一种IGBT短路集电极结构的制备方法，属于功率半导体器件。该方法为在所IGBT结构的正面形成栅极结构和源极结构后，将N‑型衬底的背面减薄，并在N‑型衬底的背面淀积一层掩蔽层；依次刻蚀部分掩蔽层和N‑型衬底，并在N‑型衬底的背面形成凹槽；在掩蔽层上和凹槽内淀积薄膜层，薄膜层的材料为锗，锗的厚度大于所述凹槽的深度；刻蚀掉掩蔽层上的所述薄膜层，经平坦后，依次通过离子注入和高温退火，在掩蔽层上刻蚀孔，并淀积金属，然后形成集电极。本发明在器件特性上，可以降低IGBT的导通电压和关断时间，并优化其导通和关断的折中特性；在制备工艺上，可以在较低温度下完全激活杂质，从而易于工艺的控制。
- 进行再沉积制程时改善掺杂多晶硅片电阻阻值差异的方法-201310267826.X
- 田守卫;姜国伟;孙洪福 - 上海华虹宏力半导体制造有限公司
- 2013-06-28 - 2017-07-28 - H01L21/283
- 一种进行再沉积制程时改善掺杂多晶硅片电阻阻值差异的方法，在沉积制程中断后的多晶硅薄膜上通H2气流，再进行再沉积制程，直到完成多晶硅薄膜的沉积，然后依序进行后续制程。本发明能够缩小沉积制程和再沉积制程中形成的多晶硅薄膜的片电阻阻值差异，减少制程中断产生的不良影响，获得片电阻较为一致的多晶硅薄膜。
- 一种在GaN表面生长高K介质的方法-201611141283.7
- 刘丽蓉;王勇;丁超 - 东莞市广信知识产权服务有限公司;东莞华南设计创新院
- 2016-12-12 - 2017-05-10 - H01L21/283
- 本发明公布了一种在GaN表面生长高K介质的方法，具体步骤如下(1)对GaN表面进行常规有机清洗、RCA清洗；(2)采用ALD的方法生长一层AlON；(3)再生长一层HfAlON，(4)再一层HfO2介质；(5)最后进行高温退火处理。
- 利用旋涂液态金属种子层在石墨烯上生长高K介质的方法-201410078021.5
- 周鹏;沈彦;魏红强;沈于兰;杨松波 - 复旦大学
- 2014-03-05 - 2017-03-29 - H01L21/283
- 本发明属于碳基集成电路制造技术领域，具体涉及一种利用旋涂液态金属种子层在石墨烯上生长高K介质的方法。本发明采用高温旋涂液态金属的方法在石墨烯表面先淀积一层薄的金属铝种子层并使之暴露于氧气氛围中被氧化,之后再通过原子层沉积的方法生长高K介质。通过高温真空旋涂液态金属铝的方法在石墨烯上形成铝种子层是一种新颖的方法，这种方法对石墨烯造成损伤最小，不破坏石墨烯的晶格结构。本发明方法可以直接应用在纳米尺度的平面器件制备当中，也可以作为石墨烯基电子器件的基本加工工艺。
- 一种金属硅化物半导体的形成方法-201210276233.5
- 鲍宇 - 中芯国际集成电路制造（上海）有限公司
- 2012-08-03 - 2017-02-22 - H01L21/283
- 本发明提供一种金属硅化物半导体的形成方法，包括提供半导体衬底；在衬底上依次形成栅极介电层、多晶硅层和硬掩膜层；图案化硬掩膜层；在图案化了的硬掩膜层的侧壁上形成第一间隙壁；以硬掩膜层和第一间隙壁为掩膜蚀刻多晶硅层和栅极介电层，形成栅极结构；去除硬掩膜层或第一间隙壁；以硬掩膜层或第一间隙壁为掩膜部分刻蚀多晶硅层以形成凸的形状或形成凹的形状；在衬底上和凹或凸的多晶硅层上执行自对准硅化物形成工艺；在衬底中形成源极和漏极。由于栅极结构的面积扩大使得自对准硅化物形成工艺的使用范围扩展，可以在栅极结构上形成更大面积的金属硅化层，使得栅极电阻大大降低，器件的速度得以提升。
- 鳍状晶体管与其制作方法-201110249354.6
- 蔡振华;黄瑞民;戴圣辉;林俊贤 - 联华电子股份有限公司
- 2011-08-26 - 2016-11-16 - H01L21/283
- 本发明提供一种鳍状晶体管与其制作方法。该制作方法首先提供基底，并在基底上形成掩模层。接着于掩模层以及基底中形成第一沟槽，并在第一沟槽中形成半导体层。然后移除掩模层，使得半导体层形成鳍状结构嵌入在基底中且突出于基底上。最后，形成栅极于鳍状结构上。
- 一种使用电化学沉积在半导体衬底表面选择性生长金属的方法-201610079679.7
- 赵毅;翟东媛;张睿 - 浙江大学
- 2016-02-04 - 2016-07-13 - H01L21/283
- 本发明公开了使用电化学沉积在半导体衬底表面选择性生长金属的方法，用电化学沉积技术在传统的场效应晶体管中制备金属电极和半导体之间的金属缓冲层；使用电化学沉积技术在肖特基源漏的场效应晶体管中制备源漏肖特基接触金属；在缓冲层或接触金属上再制备金属电极，所述的场效应晶体管包括PN结场效应晶体管和肖特基源漏的场效应晶体管，场效应晶体管的半导体衬底包括Si、Ge等各种半导体衬底材料；所沉积的金属层的厚度范围大，0.001‑1μm。能改善场效应晶体管源漏接触特性和简化源漏金属制备工艺，不需要通过传统光刻方法来实现选择性金属沉积，自身可通过材料表面导电性的差异来实现选择性的沉积，工艺复杂度大大降低。
- 具有正电荷阻挡层的金属氧化物薄膜晶管器件及其制备方法-201610225855.3
- 李俊;黄传鑫;蒋雪茵;张志林 - 上海大学
- 2016-04-13 - 2016-07-06 - H01L21/283
- 本发明公开了一种具有正电荷阻挡层的金属氧化物薄膜晶管器件及其制备方法，依次由基板、栅极、绝缘层、金属氧化物半导体有源层、源极、漏极、钝化层构成底栅结构，并在金属氧化物半导体有源层中间沉积一层厚度为0.5～5nm的正电荷阻挡层，形成复合有源功能层。在本发明薄膜晶管器件的各结构中，采用正电荷阻挡层能有效地抑制在光照偏压下空穴向绝缘层/有源层界面处移动，提升薄膜晶体管器件的稳定性，同时使得金属氧化物薄膜晶体管的迁移率不受影响。这种结构容易实现且制备方法简单，同时还能有效地避免氧化物薄膜在刻蚀过程中造成的损伤。适用于大面积制备，可在基于氧化物薄膜晶体管的平板显示器件中获得广泛应用。
- 金属栅极功函数层的制备方法、半导体器件及制备方法-201410279864.1
- 徐建华 - 中芯国际集成电路制造（上海）有限公司
- 2014-06-20 - 2016-02-17 - H01L21/283
- 本发明涉及一种金属栅极功函数层的制备方法、半导体器件及制备方法。所述金属栅极功函数层的制备方法包括沉积功函数层；在含N气氛下对所述功函数层进行退火，以在所述功函数层的表面形成氮化物层。本发明为了解决目前功函数层容易被氧化的问题，提供了一种新的制备方法，在所述方法中在沉积功函数层之后在含N气氛下进行退火来代替常规的Ar气氛下进行的退火，通过所述方法可以使功函数层的表面氮化，从而形成一层氮化物层，防止所述功函数层在退火以及工艺等待过程中被氧化，避免了功函数层功函的漂移，同时还可以使制备得到的功函数层更加致密，以提高器件的性能和良率。
- 一种SiC晶圆的欧姆接触形成方法-201510703099.6
- 史晶晶;李诚瞻;杨程;刘国友;刘可安 - 株洲南车时代电气股份有限公司
- 2015-10-26 - 2016-01-13 - H01L21/283
- 本发明属于SiC领域，尤其涉及一种SiC晶圆的欧姆接触形成方法。本发明提供的方法包括以下步骤：a)、SiC晶圆表面沉积金属层，得到表面沉积有金属层的SiC晶圆；b)、所述表面沉积有金属层的SiC晶圆进行退火处理，得到形成欧姆接触的SiC晶圆；所述退火处理包括若干个升温阶段、若干个保温阶段和若干个降温阶段，所述退火处理中的至少一个阶段在CO2气氛中进行。本发明提供的方法在沉积有金属层的SiC晶圆进行退火的过程中通入了CO2气体，CO2气体与退火过程中生成的碳单质反应生成CO气体，从而在退火过程中实现了碳单质的有效去除，因此无需额外增加除碳工艺，大大简化了SiC晶圆欧姆接触工艺的处理流程。
- 栅极结构及其形成方法-201410201423.X
- 赵猛 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-13 - 2015-11-25 - H01L21/283
- 本申请提供了一种栅极结构及其形成方法。根据本申请的栅极结构，包括依次叠置在衬底上的第一栅极和第二栅极，第一栅极包括第一平面部和至少一个突出于第一平面部的第一凸起部，第二栅极设置在第一平面部和第一凸起部的表面。根据本申请的栅极结构及形成方法，通过将第一栅极设置成第一平面部和至少一个突出于第一平面部的第一凸起部，并且第二栅极设置在第一平面部和第一凸起部的表面，相比现有技术，第一栅极和第二栅极的耦合面积增加了第一凸起部的侧面，进而增大第一栅极和第二栅极之间的耦合电容，提高栅极结构的电容耦合率。
- 制造栅极绝缘层的方法-201410050579.2
- 黄家琦;许民庆;罗易腾;李原欣 - 上海和辉光电有限公司
- 2014-02-13 - 2015-08-19 - H01L21/283
- 本发明公开了一种制造栅极绝缘层的方法，包括：采用化学气相沉积法，在栅极上依次沉积氮化硅层和氧化硅层，得到所述氮化硅层和所述氧化硅层顺次层叠的栅极绝缘层，其中所述栅极为Cu栅极。采用本发明的方法制造栅极绝缘层，可有效保护Cu栅极和有源半导体层，沉积形成的氮化硅层可有效隔离氧，防止Cu被氧化，而沉积形成的氧化硅层可有效隔离氢，防止有源半导体层被还原，此外该氮化硅/氧化硅层叠结构的栅极绝缘层可有效阻挡玻璃基板内的碱金属离子，增强抗静电释放能力并降低漏电流，提高等效电容。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
